特許

J-GLOBAL ID：200903029103646425

半導体記憶装置及びシステム

発明者： 門馬 敦子 ,  大石 貫時
出願人/特許権者： 株式会社日立製作所
代理人 (1件)： 徳若 光政
公報種別：公開公報
出願番号（国際出願番号）：特願平8-346672
公開番号（公開出願番号）：特開平10-172283
出願日： 1996年12月10日
公開日（公表日）： 1998年06月26日
要約：

【要約】【課題】 その利便性を低下させることなく、シンクロナスDRAM等のシリアル入出力動作のサイクルタイムを高速化する。これにより、これを含むコンピュータ等のマシンサイクルを高速化し、そのシステム柔軟性を高める。【解決手段】 例えば4個のバンクBNK0〜BNK3を備えるシンクロナスDRAM等において、ロウアドレスレジスタRA又はカラムアドレスカウンタCCを介して入力されるロウアドレス及びカラムアドレスをすべてのバンクに一斉に与え、これらのバンクを一斉にかつ同一アドレスで活性状態とする全バンクアクセスモードを用意するとともに、そのデータ入出力回路IOに、活性状態にある4個のバンクBNK0〜BNK3の読み出しデータをバンクアドレス信号A12〜A13に従って択一的に選択してシリアル出力し、あるいはアクセス装置からシリアル入力される書き込みデータをバンクアドレス信号A12〜A13に従って択一的にバンクBNK0〜BNK3に伝達する機能を持たせる。

請求項（抜粋）：

同一半導体基板上に形成される複数のバンクと、上記複数のバンクを選択的に指定するためのバンクアドレス信号の入力に供される第1の外部端子と、同時に活性状態にある上記複数のバンクに対して記憶データを上記バンクアドレス信号に従って選択的に入力し又は出力するデータ入出力回路とを具備することを特徴とする半導体記憶装置。

IPC (4件)：

G11C 11/407 ,  G11C 11/401 ,  H01L 21/8242 ,  H01L 27/108

FI (3件)：

G11C 11/34 362 S ,  G11C 11/34 362 H ,  H01L 27/10 321