情報処理装置

発明者： , ,
出願人/特許権者：
代理人 (1件)：外川英明
公報種別：公開公報
出願番号（国際出願番号）：特願2001-035245
公開番号（公開出願番号）：特開2002-237224
出願日： 2001年02月13日
公開日（公表日）： 2002年08月23日
要約：

【要約】【課題】EMIの抑制効果に優れ、かつ省スペース化に有利なフェライトコアの実装構造を実現する。【解決手段】本体2と表示パネル9とは、表示信号線14、電力線15、16、GND線17、18により接続され束となったLCDハーネス7として構成される。このLCDハーネス7は、本体側の本体コネクタ8と、表示ユニット側の表示パネルコネクタ9aと、バックライトコネクタ10aに接続される。このようなLCDハーネス7において、フェライトコア19を表示信号線14にのみ装着させる。

請求項（抜粋）：

電子回路を駆動するためこの電子回路に接続される複数の電線からなるハーネスを具備した情報処理装置において、前記ハーネスのうち一部の電線のみについてフェライトコアを貫通させたことを特徴とする情報処理装置。

IPC (3件)：

H01B 11/06 , G06F 1/18 , H05K 9/00

FI (3件)：

H01B 11/06 , H05K 9/00 K , G06F 1/00 320 C

Fターム (6件)：

5E321BB51 , 5E321GG09 , 5G319EA01 , 5G319EB01 , 5G319EC12 , 5G319ED06

前のページに戻る