特許

J-GLOBAL ID：200903029113665223

半導体集積回路装置およびその製造方法

発明者： 黒田 謙一 ,  福田 琢也
出願人/特許権者： 株式会社日立製作所
代理人 (1件)： 筒井 大和
公報種別：公開公報
出願番号（国際出願番号）：特願平6-156849
公開番号（公開出願番号）：特開平8-023079
出願日： 1994年07月08日
公開日（公表日）： 1996年01月23日
要約：

【要約】【目的】 高集積化されしかも高特性の強誘電体キャパシタを備えている半導体集積回路装置と、それを容易に得ることができる製造技術を提供する。【構成】 スイッチMOSFETにおけるソースとなる半導体領域5またはドレインとなる半導体領域6のいずれか一方に接続されており、表面が平坦な絶縁膜8の表面に延長して設けられている表面が平坦で白金からなる第1の電極16と、その上に設けられている強誘電体膜18と、その上に設けられている第2の電極19とから構成されている強誘電体キャパシタを有し、前記絶縁膜8の上の選択的な領域に配置されており前記第1の電極16の側壁に接触して設けられており、前記第1の電極16の表面と同一平面となっている表面を有する絶縁膜11とを備えている半導体集積回路装置とする。

請求項（抜粋）：

半導体基板に設けられているソースとなる半導体領域とドレインとなる半導体領域を構成要素としているスイッチMISFETと、前記スイッチMISFETにおける前記ソースとなる前記半導体領域または前記ドレインとなる前記半導体領域のいずれか一方に接続されており、表面が平坦な第1の絶縁膜の表面上に設けられている表面が平坦な第1の電極と、前記第1の電極の上に設けられている強誘電体膜と、前記強誘電体膜の上に設けられている第2の電極とから構成されている強誘電体キャパシタと、前記第1の絶縁膜の上の選択的な領域に配置されており前記第1の電極の側壁に接触して設けられており、前記第1の電極の表面と同一平面となっている表面を有する第2の絶縁膜とを備えていることを特徴とする半導体集積回路装置。

IPC (8件)：

H01L 27/10 451 ,  H01L 27/04 ,  H01L 21/822 ,  H01L 21/8242 ,  H01L 27/108 ,  H01L 21/8247 ,  H01L 29/788 ,  H01L 29/792

FI (3件)：

H01L 27/04 C ,  H01L 27/10 325 J ,  H01L 29/78 371