特許

J-GLOBAL ID：200903029115525020

半導体集積回路

発明者： 得田 秀雄
出願人/特許権者： 富士通株式会社
代理人 (1件)： 井桁 貞一
公報種別：公開公報
出願番号（国際出願番号）：特願平3-261972
公開番号（公開出願番号）：特開平5-102834
出願日： 1991年10月09日
公開日（公表日）： 1993年04月23日
要約：

【要約】【目的】ECL回路を搭載してなる半導体集積回路に関し、場合によっては使用しないECL回路を現に使用しない場合には、これを不活性とし、消費電力の低減化を図る。【構成】制御信号Cが入力される制御信号入力端子付きの基準電圧発生回路3を設け、制御信号Cを介してバイアス回路2が出力するバイアス電圧VCSを低くして、ECL回路1を不活性とする。

請求項（抜粋）：

ECL回路を搭載してなる半導体集積回路において、外部から供給される制御信号に基づいて前記ECL回路の一部又は全部の活性、不活性を制御するECL回路活性・不活性制御回路を設け、前記ECL回路の一部又は全部を使用する場合には、前記ECL回路の一部又は全部を活性化し、前記ECL回路の一部又は全部を使用しない場合には、前記ECL回路の一部又は全部を不活性とすることができるように構成されていることを特徴とする半導体集積回路。