特許
J-GLOBAL ID:200903029135155300

半導体装置の製造方法

発明者:
出願人/特許権者:
代理人 (1件): 筒井 大和
公報種別:公開公報
出願番号(国際出願番号):特願2003-098994
公開番号(公開出願番号):特開2004-311487
出願日: 2003年04月02日
公開日(公表日): 2004年11月04日
要約:
【課題】窒化シリコン膜ライナーの構造制御が容易な素子分離溝の形成方法を実現し、素子の微細化と素子分離溝に発生する応力の低減を両立させる。【解決手段】本発明による素子分離溝の形成方法は、シリコン基板1に形成した溝2aの内壁に窒化シリコン膜ライナー14を堆積した後、溝2aの内部に充填した第1の埋め込み絶縁膜17の上面を下方に後退させ、窒化シリコン膜ライナー14の上端部を露出させる。次に、窒化シリコン膜ライナー14の露出部分を酸化シリコン膜14aなどの非窒化シリコン系絶縁膜に転換した後、第1の埋め込み絶縁膜17の上部に第2の埋め込み絶縁膜18を堆積し、その表面を平坦化する。【選択図】 図11
請求項(抜粋):
シリコン基板をエッチングして溝を形成する工程と、前記溝の内壁に沿って窒化シリコン膜を形成する工程と、前記窒化シリコン膜の一部を非窒化シリコン系の絶縁膜に転化させる工程とを含むことを特徴とする半導体装置の製造方法。
IPC (2件):
H01L21/76 ,  H01L29/78
FI (2件):
H01L21/76 L ,  H01L29/78 301R
Fターム (27件):
5F032AA35 ,  5F032AA44 ,  5F032AA45 ,  5F032AA46 ,  5F032AA70 ,  5F032AA77 ,  5F032BB01 ,  5F032CA03 ,  5F032CA17 ,  5F032DA02 ,  5F032DA04 ,  5F032DA10 ,  5F032DA23 ,  5F032DA24 ,  5F032DA33 ,  5F032DA43 ,  5F032DA53 ,  5F140AA08 ,  5F140AA23 ,  5F140AA24 ,  5F140AA39 ,  5F140AC01 ,  5F140BA01 ,  5F140BC06 ,  5F140CB04 ,  5F140CB08 ,  5F140CB10

前のページに戻る