特許

J-GLOBAL ID：200903029145101976

半導体集積回路装置およびその製造方法

発明者： 増田 弘生 ,  佐藤 久子 ,  中村 高秀 ,  常野 克己 ,  青山 仁子 ,  国友 久彰
出願人/特許権者： 株式会社日立製作所
代理人 (1件)： 筒井 大和
公報種別：公開公報
出願番号（国際出願番号）：特願平8-049727
公開番号（公開出願番号）：特開平9-246537
出願日： 1996年03月07日
公開日（公表日）： 1997年09月19日
要約：

【要約】【課題】 微細なMISトランジスタを有する半導体集積回路装置において、容量の増大を招くことなく、ソース領域およびドレイン領域間のパンチスルーを抑制する。【解決手段】 nチャネル形のMOS・FET4nおよびpチャネル形のMOS・FET4pのソース領域4ns, 4psおよびドレイン領域4nd, 4pdにおける高濃度領域4ns2,4ps2,4nd2,4pd2 を薄くすることにより、その高濃度領域4ns2,4ps2,4nd2,4pd2 がパンチスルー抑制用の半導体領域5p, 5nから離間するようにした。

請求項（抜粋）：

半導体基板上にMISトランジスタを有する半導体集積回路装置であって、前記MISトランジスタのソース領域、ドレイン領域およびチャネル領域の下層において、前記ソース領域およびドレイン領域とは離れた位置にパンチスルー抑制用の半導体領域を設けたことを特徴とする半導体集積回路装置。

IPC (4件)：

H01L 29/78 ,  H01L 21/8238 ,  H01L 27/092 ,  H01L 21/336

FI (4件)：

H01L 29/78 301 X ,  H01L 27/08 321 E ,  H01L 29/78 301 L ,  H01L 29/78 301 P