特許

J-GLOBAL ID：200903029151387512

半導体装置の製造方法

発明者： 吉川 良一
出願人/特許権者： ソニー株式会社
代理人 (1件)： 土屋 勝
公報種別：公開公報
出願番号（国際出願番号）：特願平7-347815
公開番号（公開出願番号）：特開平9-167840
出願日： 1995年12月15日
公開日（公表日）： 1997年06月24日
要約：

【要約】【課題】 ドリフト拡散層の抵抗値のばらつきが小さくて特性のばらつきが小さいトランジスタを含む半導体装置を製造する。【解決手段】 SiO2 膜41をエッチングして、LDD構造のトランジスタのゲート電極であるポリサイド層34に、SiO2 膜41から成る側壁絶縁膜を形成する際に、少なくともN- 拡散層37のうちでドリフト拡散層にすべき領域上にSiO2 膜41を残す。このため、側壁絶縁膜を形成しても、N- 拡散層37のうちでドリフト拡散層にすべき領域がエッチングされなくて、ドリフト拡散層の深さが変動しない。

請求項（抜粋）：

ゲート電極に側壁絶縁膜を有する第1のトランジスタと、前記側壁絶縁膜の幅よりも広い幅の相対的に低濃度のドリフト拡散層と、相対的に高濃度のソース/ドレイン拡散層とを有する第2のトランジスタとを含む半導体装置の製造方法において、前記ゲート電極をマスクにして相対的に低濃度の拡散層を形成する工程と、前記相対的に低濃度の拡散層を形成した後に絶縁膜を堆積させる工程と、前記絶縁膜から前記側壁絶縁膜を形成すると共に、少なくとも前記相対的に低濃度の拡散層のうちで前記ドリフト拡散層にすべき領域上に前記絶縁膜を残す工程とを具備することを特徴とする半導体装置の製造方法。

IPC (4件)：

H01L 29/78 ,  H01L 21/336 ,  H01L 21/8234 ,  H01L 27/06

FI (4件)：

H01L 29/78 301 P ,  H01L 27/06 102 B ,  H01L 29/78 301 S ,  H01L 29/78 301 L