特許

J-GLOBAL ID：200903029158312542

RISCマイクロプロセツサおよび演算方法

発明者： サミユエル・エム・ダニエル ,  ブレイン・ケ-・シヨ-ト
出願人/特許権者： モトローラ・インコーポレイテツド
代理人 (1件)： 本城 雅則 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平3-122860
公開番号（公開出願番号）：特開平5-100854
出願日： 1991年04月26日
公開日（公表日）： 1993年04月23日
要約：

【要約】【目的】複数のデータ・レジスタと命令レジスタとを有し、各レジスタが処理されるデータ語および命令語の幅を拡張するRISCマイクロプロセッサ10を提供する。【構成】多重ビット拡張子のタグ・フィールド内の第1ビット群はデータ語のデータ・タイプを識別するために確保され、第2ビット群は命令依存型制御を行う。多重ビット拡張子により、データタイプを識別するためにタグ・フィールドを必要とするデータ語に対して完全精度の演算を実行でき、しかもタグ・フィールド識別子を必要としないデータ語に対しても完全精度の整合性を維持することができる。タグ・フィールド内の第1ビット群の少なくとも2ビット群が、複数のデータ・タイプの主要区分の1つを識別するために確保され、かつ少なくとも2ビットが複数の主要区分のそれぞれのうちの複数の副タイプ区分の1つを識別する。

請求項（抜粋）：

RISC(reduced instruction set computer)において、複数のデータ・レジスタ(12)と命令レジスタ(44)とから成り、各レジスタは処理されるデータ語および命令語の幅を拡張するため付加された多重ビットの拡張子を有し、前記多重ビットの拡張子が前記データ語のデータ・タイプを識別するため確保された第1群のビットを有するタグ・フィールドから成り、ここで前記多重ビット拡張子が前記データ語に対して完全精度の演算を実行可能とすることを特徴とするマイクロプロセッサのアーキテクチャ。

IPC (2件)：

G06F 9/44 330 ,  G06F 9/30 350