特許
J-GLOBAL ID:200903029161719602

高圧回路素子を含む半導体装置

発明者:
出願人/特許権者:
代理人 (1件): 吉武 賢次 (外4名)
公報種別:公表公報
出願番号(国際出願番号):特願2001-502166
公開番号(公開出願番号):特表2003-501837
出願日: 2000年05月19日
公開日(公表日): 2003年01月14日
要約:
【要約】高圧素子の特性は、パッケージ内において、しばしば電荷クリープ効果の影響を受ける。結果として生ずる劣化を避けるために、素子とパッケージとの間でブリーダを用いることができる。しかし、実際問題として、高抵抗性ブリーダの使用は動作中に素子の不安定性を招くこととなる。本発明によると、ブリーダ(8)は、高電圧がブリーダの両端に印加されたとき、ブリーダの両端に非線形ポテンシャル分布が得られるように配置された複数の導電性領域(12,13)を備えている。非線形ポテンシャル分布は、電荷ローディング効果による導電領域がないとき得られかつ上述の不安定性効果を生ずる線形分布の代わりに、ブリーダなしに理想的なポテンシャル分布と一致させることができる。
請求項(抜粋):
表面に近接した表面領域を有し高圧回路素子を具備する半導体本体を備え、前記表面領域が電気絶縁層で被覆され、動作中に高電圧を印加することができる2つのゾーンが互いに所定距離離れて形成され、前記2つのゾーンの間に位置する実質上単一導電型の表面領域の一部の上に位置する前記絶縁層の一部が、高電圧を印加することができる2つの接続部を有する半絶縁層を備えた半導体装置において、前記半絶縁層の2つの接続部の間に電気伝導性領域が設けられ、前記電気伝導性領域は前記半絶縁層中で非線形ポテンシャル分布が得られるように配置されていることを特徴とする半導体装置。
IPC (4件):
H01L 29/78 ,  H01L 21/337 ,  H01L 29/808 ,  H01L 29/861
FI (3件):
H01L 29/78 301 W ,  H01L 29/91 D ,  H01L 29/80 C
Fターム (31件):
5F102FA01 ,  5F102GB01 ,  5F102GC02 ,  5F102GD04 ,  5F102GD10 ,  5F102GJ03 ,  5F102GL03 ,  5F102GL07 ,  5F102GR07 ,  5F102GR12 ,  5F102HC07 ,  5F140AA25 ,  5F140AB01 ,  5F140AB10 ,  5F140AC21 ,  5F140AC22 ,  5F140BA01 ,  5F140BA02 ,  5F140BD19 ,  5F140BF01 ,  5F140BF04 ,  5F140BH05 ,  5F140BH17 ,  5F140BH30 ,  5F140BH43 ,  5F140BK13 ,  5F140BK17 ,  5F140CC03 ,  5F140CC08 ,  5F140CD02 ,  5F140CD09

前のページに戻る