特許

J-GLOBAL ID：200903029172939388

半導体装置

発明者： 関戸 裕治 ,  宝本 敏治
出願人/特許権者： 富士通株式会社 ,  富士通ヴイエルエスアイ株式会社
代理人 (1件)： 井桁 貞一
公報種別：公開公報
出願番号（国際出願番号）：特願平3-237503
公開番号（公開出願番号）：特開平5-075121
出願日： 1991年09月18日
公開日（公表日）： 1993年03月26日
要約：

【要約】【目的】 半導体装置の構造、特にMOSトランジスタのチャネル領域の構造にに関し、トランジスタ領域の拡大を伴わずに駆動能力を増大させる構造の提供を目的とする。【構成】 半導体基板1と、該半導体基板1面にチャネル領域7を隔てて形成されたソース領域6とドレイン領域、及び該チャネル領域7上にゲート絶縁膜4を介して設けられたゲート電極5を有し、該チャネル領域7の上面が、チャネル長方向に延在する凹部と凸部を交互に有するチャネル幅方向10に沿った矩形波形状又は三角波形状等の波形形状を有し、該波形形状のチャネル領域7上に、均一な厚さのゲート絶縁膜4を介し、底面が該波形形状のチャネル領域7面に添いチャネル幅10の方向に延在するゲート電極5が配設された構成を有する。

請求項（抜粋）：

半導体基板と、該半導体基板面にチャネル領域を隔てて形成されたソース領域とドレイン領域、及び該チャネル領域上にゲート絶縁膜を介して設けられたゲート電極を有し、該チャネル領域の上面が、チャネル長方向に延在する凹部と凸部を交互に有するチャネル幅方向に沿った波形形状を有し、該波形形状のチャネル領域上に、均一な厚さのゲート絶縁膜を介し、底面が該波形形状のチャネル領域面に添いチャネル幅の方向に延在するゲート電極が配設されていることを特徴とする半導体装置。