特許
J-GLOBAL ID:200903029197597503

薄膜の加工方法、容量素子の製造方法及び半導体装置の製造方法

発明者:
出願人/特許権者:
代理人 (1件): 松田 正道
公報種別:公開公報
出願番号(国際出願番号):特願平5-054187
公開番号(公開出願番号):特開平6-267912
出願日: 1993年03月15日
公開日(公表日): 1994年09月22日
要約:
【要約】【目的】非単結晶シリコン薄膜の表面に再現性良く微細な凹凸を形成すること。【構成】基板31上に多結晶シリコン薄膜32からなる半導体層を設け、ゲート絶縁膜33で被覆し、ゲート電極34を形成した後ソース・ドレイン領域形成のため不純物導入を行い層間絶縁膜35を形成する。コンタクトホール開口用のフォトレジスト36を形成した後プラズマ中で絶縁膜除去処理を行い、その処理の際、自己整合的に下地の多結晶シリコン表面に微細な凹凸が形成される。その後、ソース電極37及び絵素電極38を形成することにより絵素電極部38には下地の凹凸が転写され微細な凹凸が形成され、ソース電極部37は接合面積が増大して接触抵抗が低減され薄膜トランジスタの高性能化が図れる。半導体メモリーの容量素子の電極や反射型液晶表示装置の絵素電極あるいは半導体/金属接合部の特性改善を実現できる。
請求項(抜粋):
非単結晶シリコン薄膜上に絶縁膜を形成する工程と、前記絶縁膜をプラズマ中でエッチング除去することにより、前記非単結晶シリコン薄膜表面に凹凸を形成する工程とを備えたことを特徴とする薄膜の加工方法。
IPC (7件):
H01L 21/302 ,  G02F 1/1343 ,  H01L 21/28 301 ,  H01L 27/04 ,  H01L 27/108 ,  H01L 21/336 ,  H01L 29/784
FI (2件):
H01L 27/10 325 C ,  H01L 29/78 311 P
引用特許:
審査官引用 (2件)

前のページに戻る