特許
J-GLOBAL ID:200903029197646164

集積回路装置

発明者:
出願人/特許権者:
代理人 (1件): 浅村 皓 (外3名)
公報種別:公開公報
出願番号(国際出願番号):特願平3-214638
公開番号(公開出願番号):特開平7-141856
出願日: 1991年07月31日
公開日(公表日): 1995年06月02日
要約:
【要約】 (修正有)【目的】16MB DRAMのようなVLSIを、現在最も一般的な4Kメモリ・リフレッシュサイクルと、近い将来、最も一般的になることが予想される2Kメモリ・リフレッシュサイクルのいずれでも任意に選択でき、また製作費を出来るだけ低く抑えたVLSIを提供する。【構成】4MBのDRAMを使う場合、占有面積が小さくなるように4個を長方形に並べ、中央部に縦一列にボンド・パットを並べる。また4Kサイクルと2Kサイクルの2通りの電源に対応して前記ボンドを一方の電源に接続すると、第1のモードで動作し、また他方の電源に接続されると第2のモードで動作するように設計しておく。またこれら異なるモードで動作する素子を成るべく共通のプロセスで製作できるように設計して製作費を低く抑えた。
請求項(抜粋):
装置の第1オプションに対応する第1電圧源に選択的に接続可能でありかつ前記装置の第2オプションに対応する第2電圧源に結合されたボンド・パッドを有し、前記ボンド・パッドが前記第1電圧源に接続されていない時前記装置が前記第2オプションで動作し、かつ、前記ボンド・パッドが前記第1電圧源に接続される時前記装置が前記第1オプションで動作する、集積回路装置。

前のページに戻る