特許
J-GLOBAL ID：200903029203621110
光検出器
発明者：
出願人/特許権者：
代理人 (1件)：
西野 卓嗣
公報種別：公開公報
出願番号（国際出願番号）：特願平4-041198
公開番号（公開出願番号）：特開平5-243948
出願日： 1992年02月27日
公開日（公表日）： 1993年09月21日
要約：
【要約】【目的】 本発明は、負荷の誤動作を防ぎ、また、光検出感度の良好な光検出器を提供することを目的とする。【構成】 本発明によれば、バイポーラトランジスタ及びMOSトランジスタが混在する集積回路内における、増幅器(12)及びコンパレータ(13)が接続される電源ラインの第1部分と論理回路(14)が接続される前記電源ラインの第2部分との間に、積分回路を構成するための抵抗(17)を介挿しているため、論理回路(14)内部を構成するMOSトランジスタがコンパレータ(13)出力によって貫通して電源ラインにパルスが重畳したとしても、積分回路で重畳パルスを積分することによって受光素子に帰還されるパルスレベルを十分に減衰させることができ、光検出器の誤動作を防止できる。
請求項（抜粋）：
発光素子から照射された光信号を受光素子によって光電変換して得られた電圧信号を増幅する増幅器と、該増幅器から得られた増幅信号を基準信号と比較し、ハイレベル又はローレベルの2値信号を出力するコンパレータと、該コンパレータから得られた2値信号に基づいて負荷を制御するための論理演算を行う論理回路と、を集積回路化し、前記増幅器、前記コンパレータ、及び前記論理回路を動作させるための電源ラインが共通とされた光検出器において、前記集積回路内における、前記増幅器及び前記コンパレータが接続された前記電源ラインの第1部分と前記論理回路が接続された前記電源ラインの第2部分との間に、積分回路を構成する抵抗を介挿させたことを特徴とする光検出器。
引用特許：
前のページに戻る
