キャッシュメモリ装置

発明者：
出願人/特許権者：
代理人 (1件)：前田弘 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平5-225402
公開番号（公開出願番号）：特開平6-161900
出願日： 1993年09月10日
公開日（公表日）： 1994年06月10日
要約：

【要約】【目的】キャッシュミスが生じた場合、待たせているキャッシュアクセスに対応するエントリ以外のエントリを選択することによって、待たせているキャッシュアクセスのエントリを置き換えないようにして、キャッシュメモリ装置の性能低下を防ぐ。【構成】書き込みバッファ6を備えた2ウェイ・セットアソシアティブ方式のキャッシュメモリ装置において、各バンク1a,1b内のデータエントリ2a,2bに対応したタグエントリ3a,3bに、有効ビット4a,4bと書き込み予約ビット5a,5bとを付加する。書き込み予約ビット5a,5bは、書き込み要求が発生した場合にセットされ、書き込みが完了したときにリセットされる。置換制御手段9は、キャッシュミスが発生した場合に、2つの候補データエントリ2a,2bのうち、対応する書き込み予約ビット5a又は5bがセットされていない方のエントリを置換の対象とする。

請求項（抜粋）：

セットアソシアティブ方式をとるキャッシュメモリ装置において、データを格納するための複数のデータエントリと、前記データエントリに格納されたデータのアドレスのタグ部を格納するためのタグエントリと、前記データエントリに格納されたデータが有効かどうかを示す有効ビットと、前記データエントリに書き込み要求が発生した場合にセットされ、書き込みが完了したときにリセットされる書き込み予約ビットと、キャッシュミスが発生した場合に、書き込み予約ビットがセットされていないデータエントリを置き換えるべきデータエントリとして優先的に選択するための置換制御手段とを備えたことを特徴とするキャッシュメモリ装置。

IPC (2件)：

G06F 12/12 , G06F 12/08

引用特許：

審査官引用 (5件)

特開昭63-046555
特開平4-148256
特開昭62-067649

全件表示

前のページに戻る