特許

J-GLOBAL ID：200903029235900371

半導体装置の製造方法

発明者： 松田 哲朗 ,  飯島 匡 ,  金子 尚史
出願人/特許権者： 株式会社東芝
代理人 (1件)： 鈴江 武彦 (外6名)
公報種別：公開公報
出願番号（国際出願番号）：特願平10-001654
公開番号（公開出願番号）：特開平11-204523
出願日： 1998年01月07日
公開日（公表日）： 1999年07月30日
要約：

【要約】【課題】 銅配線に対するバリア性を向上させる。【解決手段】 半導体基板11主面側に形成された銅配線14の表面にシリコン膜15を選択的に形成する工程と、このシリコン膜15を例えば窒素と反応させて銅配線14に対して自己整合的にバリア膜16を形成する工程とを有する。

請求項（抜粋）：

半導体基板主面側に形成された銅配線の表面にシリコン膜を選択的に形成する工程と、このシリコン膜を銅以外の少なくとも1種類の元素を含む物質と反応させてバリア膜を形成する工程とを有することを特徴とする半導体装置の製造方法。

IPC (2件)：

H01L 21/3205 ,  H01L 21/28 301

FI (2件)：

H01L 21/88 M ,  H01L 21/28 301 R