特許

J-GLOBAL ID：200903029252497106

半導体装置の製造方法

発明者： 大原 務 ,  村田 靖 ,  小村 敦
出願人/特許権者： シチズン時計株式会社
公報種別：公開公報
出願番号（国際出願番号）：特願平11-059812
公開番号（公開出願番号）：特開2000-260790
出願日： 1999年03月08日
公開日（公表日）： 2000年09月22日
要約：

【要約】【課題】 従来のフリップチップを用いた半導体装置の製造方法では、封止樹脂を注入してからの減圧脱泡工程で半導体チップの上に封止樹脂が乗ってしまい、後工程のマーク工程で問題が生じていた。また、半導体装置の吸湿量が多く、信頼性に乏しかった。【解決手段】 半導体チップ13と配線基板11との隙間を埋めるだけの分量の第1の封止樹脂19を注入した後で減圧脱泡処理を行い、そのあとで充填材含有量の多い第2の封止樹脂21でフィレットを形成することで、半導体チップ13の上に封止樹脂が乗ることを防ぎ、かつ半導体装置の吸湿量を少なくすることで信頼性を向上させることができる。

請求項（抜粋）：

フェイスダウンで配線基板に接続された半導体チップと配線基板との隙間を埋める量の封止樹脂を注入する工程と、封止樹脂注入後に半導体装置を真空脱泡する工程と、真空脱泡後にさらにフィレット形成に必要な量の封止樹脂を注入する工程を有することを特徴とする半導体装置の製造方法。

IPC (2件)：

H01L 21/56 ,  H01L 21/60 311

FI (2件)：

H01L 21/56 E ,  H01L 21/60 311 S

Fターム (6件)：

5F044RR19 ,  5F061AA02 ,  5F061BA03 ,  5F061CA04 ,  5F061CB02 ,  5F061CB13