特許

J-GLOBAL ID：200903029259697399

半導体集積回路装置およびその製造方法

発明者： 夏秋 信義 ,  柳沢 泰伸
出願人/特許権者： 株式会社日立製作所
代理人 (1件)： 筒井 大和
公報種別：公開公報
出願番号（国際出願番号）：特願平8-203565
公開番号（公開出願番号）：特開平10-050861
出願日： 1996年08月01日
公開日（公表日）： 1998年02月20日
要約：

【要約】【課題】 ゲッタリング層を形成する高エネルギー・イオン注入技術の長所を保持しながら、かつ、高エネルギー・イオン注入技術を用いた場合に生じる欠陥層に起因する接合の洩れ電流を低減する。【解決手段】 半導体基板1s上に薄いホモエピタキシャル層1eを設けて成るエピタキシャル基板1において、重金属原子等を捕獲するゲッタリング領域2の直上に、ゲッタリング領域2として機能する欠陥領域の少数キャリアが素子側に移動するのを防止するためのキャリア障壁層3を設けた。

請求項（抜粋）：

半導体基板上にエピタキシャル層を設けてなるエピタキシャル基板を用いた半導体集積回路装置であって、(a)前記エピタキシャル基板の内部に設けられたゲッタリング領域と、(b)前記エピタキシャル層の主面に設けられたMISトランジスタとを備え、(c)前記エピタキシャル基板に、キャリア移動に対して障壁を形成するキャリア障壁領域を、その最大濃度位置が前記ゲッタリング領域の上層に配置されるように設けたことを特徴とする半導体集積回路装置。

IPC (5件)：

H01L 21/8238 ,  H01L 27/092 ,  H01L 21/205 ,  H01L 21/322 ,  H01L 29/78

FI (4件)：

H01L 27/08 321 B ,  H01L 21/205 ,  H01L 21/322 J ,  H01L 29/78 301 X