特許
J-GLOBAL ID：200903029298331687
アクテイブマトリクス基板及びその製造方法
発明者：
出願人/特許権者：
代理人 (1件)：
山本 秀策
公報種別：公開公報
出願番号（国際出願番号）：特願平3-290154
公開番号（公開出願番号）：特開平5-127192
出願日： 1991年11月06日
公開日（公表日）： 1993年05月25日
要約：
【要約】【目的】 半導体層の結晶性を損なうことなく接合部の面積を小さくして、TFTにおけるリーク電流の低減化を図れ、しかも蓄積容量部において電極の面積を大きくすることなく十分な電荷を蓄積できるようにする。【構成】 半導体層2上に形成したシリコン窒化膜32を耐酸化マスクとして、シリコン窒化膜32の形成されていない半導体層2部分を酸化する。これにより、酸化されずに残った部分が薄肉化して、半導体層2のチャネル領域2aが薄膜化することになる。よって、上記チャネル領域2aの両側にソース領域5aとドレイン領域5bとを形成することにより、チャネル領域2aのみが薄くなった接合部が得られる。このため、オン電流を低下させることなく、リーク電流を低減させることが可能となる。一方、蓄積容量部においては、シリコン窒化膜32とシリコン酸化膜31とが積層された絶縁膜が形成されているので、従来のシリコン酸化膜の単層に比べてリーク電流を低くできると共に大きな容量を得ることができるため、容量電極2b、6aの面積を大きくする必要がない。
請求項（抜粋）：
絶縁性基板上に形成された薄膜トランジスタが、ゲート絶縁膜を挟んで一方側に設けた半導体層の、他方側に設けたゲート電極と対向する部分にチャネル領域が形成された構成となっており、また該基板上に形成された蓄積容量部が絶縁膜の両側に容量電極を有する構成のアクティブマトリクス基板であって、該薄膜トランジスタの半導体層がチャネル領域を他の領域よりも薄肉に形成され、かつ、該蓄積容量部の絶縁膜がシリコン酸化膜とシリコン窒化膜との積層構造で形成されているアクティブマトリクス基板。
IPC (2件)：
G02F 1/136 500
, G02F 1/1343
