特許

J-GLOBAL ID：200903029315515371

半導体記憶装置

発明者： 池増 慎一郎
出願人/特許権者： 富士通株式会社
代理人 (1件)： 北野 好人
公報種別：公開公報
出願番号（国際出願番号）：特願平3-240970
公開番号（公開出願番号）：特開平5-082751
出願日： 1991年09月20日
公開日（公表日）： 1993年04月02日
要約：

【要約】【目的】メモリセル部におけるMOSFETの微細化によるメモリセルの高集積化を実現すると共に、周辺回路部におけるMOSFETの高信頼性を向上させつつ高速化を実現することができる半導体記憶装置を提供することを目的とする。【構成】メモリセル部AにおけるnチャネルMOSFETのソース・ドレイン領域として、ドーズ量1×1012〜1×1013cm-2のPがイオン注入されたn--型不純物領域13、14が形成されている。周辺回路部BにおけるnチャネルMOSFETののLDD構造のソース・ドレイン領域として、ドーズ量2〜5×1013cm-2のPがイオン注入されたn- 型不純物領域24、25とドーズ量1×1015cm-2のAsがイオン注入されたn+ 型不純物領域26、27とが形成されている。そしてメモリセル部Aにおけるn--型不純物領域13、14が周辺回路部Bにおけるn- 型不純物領域24、25より低濃度である。

請求項（抜粋）：

1個のトランジスタと1個のキャパシタを1メモリセルとする半導体記憶装置において、メモリセル部のトランジスタのソース領域及びドレイン領域が、それぞれ第1の不純物領域によって形成され、周辺回路のトランジスタのソース領域及びドレイン領域が、それぞれ、第2の不純物領域と、前記第2の不純物領域の少なくともチャネル領域側に設けられ、前記第2の不純物領域より低濃度の第3の不純物領域とによって形成され、前記第1の不純物領域が前記第3の不純物領域より低濃度であることを特徴とする半導体記憶装置。

IPC (2件)：

H01L 27/108 ,  H01L 27/04