特許

J-GLOBAL ID：200903029338997888

電圧検出回路

発明者： 水嶋 靖 ,  三宅 敏英
出願人/特許権者： シャープ株式会社
代理人 (1件)： 岸本 瑛之助
公報種別：公開公報
出願番号（国際出願番号）：特願平4-184206
公開番号（公開出願番号）：特開平6-027156
出願日： 1992年07月10日
公開日（公表日）： 1994年02月04日
要約：

【要約】【目的】 内部の抵抗の抵抗値がばらついても、検出信号の切り替わり点である検出電圧点の変動を小さくし、検出精度を高める。【構成】 被検出電圧入力端子1に第1抵抗R1と第2抵抗R2の一端を接続し、第1抵抗R1の他端に第3抵抗R3の一端と第1NPNトランジスタQ1のベースを接続し、第2抵抗R2の他端に第2NPNトランジスタQ2のコレクタと第3NPNトランジスタQ3のベースを接続し、第3抵抗R3の他端に第1NPNトランジスタQ1のコレクタと第2NPNトランジスタQ2のベースを接続し、第1、第2および第3NPNトランジスタQ1、Q2、Q3のエミッタを接地し、第3NPNトランジスタQ3のコレクタを検出信号出力端子2に接続する。

請求項（抜粋）：

被検出電圧入力端子に第1抵抗と第2抵抗の一端が接続され、第1抵抗の他端に第3抵抗の一端と第1NPNトランジスタのベースが接続され、第2抵抗の他端に第2NPNトランジスタのコレクタと第3NPNトランジスタのベースが接続され、第3抵抗の他端に第1NPNトランジスタのコレクタと第2NPNトランジスタのベースが接続され、第1、第2および第3NPNトランジスタのエミッタが接地され、第3NPNトランジスタのコレクタが検出信号出力端子に接続されている電圧検出回路。

引用特許：

審査官引用 (2件)

• 特開昭57-127857
  
• 特開昭54-099548