特許

J-GLOBAL ID：200903029363840950

コンタクトホールの形成方法

発明者： 牛膓 哲雄 ,  塚本 雅則
出願人/特許権者： ソニー株式会社
代理人 (1件)： 佐藤 隆久
公報種別：公開公報
出願番号（国際出願番号）：特願平6-258583
公開番号（公開出願番号）：特開平8-124873
出願日： 1994年10月24日
公開日（公表日）： 1996年05月17日
要約：

【要約】【目的】 下層側導電層または不純物拡散層の表面を掘りすぎることなく、しかもコンタクトホールを通しての電気的接続が十分なコンタクトホールの形成方法を提供すること。【構成】 半導体基板2の表面に、導電層を堆積し、導電層の上に、反射防止膜12を堆積し、この反射防止膜12の上に、レジスト膜を成膜し、このレジスト膜をフォトリソグラフィー加工し、そのレジスト膜をマスクとして、導電層を所定パターンにエッチング加工し、ゲート電極10を形成する。次に、層間絶縁膜16を堆積し、ゲート電極10の上に残存する反射防止膜12を一部除去する深さまで、層間絶縁膜16に第1コンタクトホール18を形成すると同時に、半導体基板の拡散層14の表面が露出する深さまで層間絶縁膜16に第2コンタクトホール20を形成する。次に、反射防止膜12のエッチング速度を早くするために、不純物のイオン注入を行い、その後、第1コンタクトホール18内底部の反射防止膜12を除去するために、ウエットエッチングを行う。

請求項（抜粋）：

下地基板の表面に、導電層を堆積する工程と、前記導電層の上に、反射防止膜を堆積する工程と、反射防止膜の上に、レジスト膜を成膜し、このレジスト膜を所定パターンにフォトリソグラフィー加工し、その所定パターンのレジスト膜をマスクとして、前記導電層を所定パターンにエッチング加工する工程と、レジスト膜を除去して、所定パターンの導電層が形成された下地基板の表面に、層間絶縁膜を堆積する工程と、導電層の上に残存する反射防止膜を一部除去する深さまで、層間絶縁膜に第1コンタクトホールを形成すると同時に、前記下地基板の表面が露出する深さまで層間絶縁膜に第2コンタクトホールを形成する工程と、前記第1コンタクトホール内の底部に位置する反射防止膜のエッチング速度を早くするために、この第1コンタクトホール内の底部に入り込むように、不純物のイオン注入を行う工程と、その後、前記第1コンタクトホール内底部の反射防止膜を除去する工程とを有するコンタクトホールの形成方法。

IPC (3件)：

H01L 21/28 ,  H01L 21/265 ,  H01L 21/027

FI (2件)：

H01L 21/265 G ,  H01L 21/30 574