高周波用電子回路及び高周波用電子回路へのチップ三端子コンデンサの実装構造

発明者： , ,
出願人/特許権者：
代理人 (1件)：西澤均
公報種別：公開公報
出願番号（国際出願番号）：特願平11-188794
公開番号（公開出願番号）：特開2001-015885
出願日： 1999年07月02日
公開日（公表日）： 2001年01月19日
要約：

【要約】【課題】高周波用電子回路において、バイパスコンデンサが十分な機能を発揮することを可能とする。【解決手段】内部又は裏面に配設されたアースライン用グランド層7と、表面に配設された電源ライン用回路層8と、スルーホール又はビアホール9を介してアースライン用グランド層7に接続された中継用ランド電極層10とを備えた配線基板11又はパッケージに、入出力端子6b,6cとグランド端子6dとを備えたチップ三端子コンデンサ6を表面実装し、入出力端子6b,6cを電源ライン用回路層8に接続するとともに、グランド端子6dを中継用ランド電極層10に接続して、チップ三端子コンデンサ6をバイパスコンデンサとして機能させる。また、スルーホール又はビアホール9の長さを0.5mm以下にして、バイパスコンデンサの全残留インダクタンスを小さくする。

請求項（抜粋）：

アースラインと電源ラインの間にバイパスコンデンサが接続された構造を有する高周波用電子回路であって、内部又は裏面に配設されたアースライン用グランド層と、表面に配設された電源ライン用回路層と、スルーホール又はビアホールを介してアースライン用グランド層に接続された中継用ランド電極層(グランドパターン)とを備えた配線基板又はパッケージに、前記コンデンサ用電極の一方と導通する入出力端子と、前記コンデンサ用電極の他方と導通するグランド端子とを備えたチップ三端子コンデンサが表面実装され、前記入出力端子が前記電源ライン用回路層に接続されるとともに、前記グランド端子が前記中継用ランド電極層(グランドパターン)に接続されることにより、チップ三端子コンデンサが前記バイパスコンデンサとして用いられていることを特徴とする高周波用電子回路。

IPC (4件)：

H05K 1/18 , H03H 7/01 , H05K 1/02 , H05K 1/11

FI (4件)：

H05K 1/18 K , H03H 7/01 Z , H05K 1/02 N , H05K 1/11 N

Fターム (27件)：

5E317AA04 , 5E317AA21 , 5E317AA24 , 5E317BB18 , 5E317CC08 , 5E317CC25 , 5E317CD27 , 5E317CD32 , 5E317GG11 , 5E336AA04 , 5E336BB02 , 5E336BC01 , 5E336BC34 , 5E336CC32 , 5E336CC53 , 5E336GG05 , 5E336GG11 , 5E338AA02 , 5E338BB02 , 5E338BB13 , 5E338CC01 , 5E338CD01 , 5E338EE14 , 5J024AA01 , 5J024DA03 , 5J024DA32 , 5J024EA08

前のページに戻る