特許

J-GLOBAL ID：200903029400176187

化合物半導体装置の製造方法

発明者： 浅野 哲郎
出願人/特許権者： 三洋電機株式会社
代理人 (1件)： 岡田 敬
公報種別：公開公報
出願番号（国際出願番号）：特願平7-343397
公開番号（公開出願番号）：特開平9-186175
出願日： 1995年12月28日
公開日（公表日）： 1997年07月15日
要約：

【要約】【課題】 キャップアニール用の絶縁膜を用いながら工程を進めることにより、GaAsMESFET装置のソース・ドレイン抵抗(Rs、Rd)とそのばらつきを低減する。【解決手段】 N+コンタクト層13を形成する不純物をイオン注入し、その表面を絶縁膜14で被覆してキャップアニールを行う。絶縁膜14を残しつつ、ホトレジスト層を形成し、そのリフトオフによりソース・ドレイン電極16、17とゲート電極24を形成する。ホトレジストの除去工程においては、N+コンタクト層13の表面は絶縁層14によって保護されている。

請求項（抜粋）：

半絶縁性の基板の表面に不純物をイオン注入する工程と、前記基板の表面を絶縁膜で被覆する工程と、前記絶縁膜で基板表面を被覆した状態で前記イオン注入した不純物をアニールする工程と、前記絶縁膜の上にレジスト層を形成する工程と、前記レジスト層の上にマスクパターンを形成する工程と、前記マスクパターンをマスクにして前記レジスト層を開口し、更に前記絶縁膜を開口して前記基板の表面を露出する工程と、前記基板の表面をリセスエッチングする工程と、ゲート電極材料を堆積する工程と、前記レジスト層を除去してゲート電極を形成する工程と、を具備することを特徴とする化合物半導体装置の製造方法。

IPC (5件)：

H01L 21/338 ,  H01L 29/812 ,  H01L 21/265 ,  H01L 21/324 ,  H01L 29/41

FI (4件)：

H01L 29/80 F ,  H01L 21/324 C ,  H01L 21/265 C ,  H01L 29/44 C