特許
J-GLOBAL ID：200903029400830383
半導体装置
発明者：
,
出願人/特許権者：
代理人 (1件)：
三好 秀和 (外7名)
公報種別：公開公報
出願番号（国際出願番号）：特願平11-269520
公開番号（公開出願番号）：特開2001-094048
出願日： 1999年09月22日
公開日（公表日）： 2001年04月06日
要約：
【要約】【課題】 プログラマブルインピーダンス制御機能を有する半導体装置において、電源電圧が低電圧化されても、出力バッファ回路に対する高精度のインピーダンス調整を行うことができる出力インピーダンス制御回路を備えた半導体装置を提供することである。【解決手段】 インピーダンス指定の外部抵抗に接続される第1の負荷トランジスタのゲート端子レベルを、それらの接続ノードが出力バッファ回路の駆動電源電圧の1/2になるように制御する。第1の負荷トランジスタと同一導電体で、ゲートを第1の負荷トランジスタと共通接続された第2の負荷トランジスタと、インピーダンス合わせ込みに用いられるダミー出力バッファ回路とを直列接続し、ダミーバッファ回路のトランジスタ群のドレイン電圧が、出力バッファ回路の駆動電源電圧の1/2になるように、ダミーバッファ回路のサイズを制御する。
請求項（抜粋）：
外部抵抗を接続する接続端子と、トランジスタ幅が互いに異なり互いに並列接続された外部駆動用のトランジスタ群を有する出力バッファ回路と、前記外部抵抗の値に応じて前記出力バッファ回路のインピーダンスを自動調整する出力インピーダンス制御回路とを備えた半導体装置において、前記インピーダンス制御回路は、前記接続端子に直列接続された第1導電型の第1のトランジスタ素子と、前記接続端子の電圧が前記出力バッファ回路における出力駆動用電源電圧の二分の一のレベルとなるように、前記第1のトランジスタ素子のゲートレベルを制御するレベル制御回路と、前記第1のトランジスタ素子とゲート及びソースをそれぞれ共通とした第1導電型の第2のトランジスタ素子と、前記第2のトランジスタ素子と直列接続され、前記外部駆動用のトランジスタ群に対応した回路形式を有する互いに並列接続された第2導電型のダミー用のトランジスタ群と、前記第2のトランジスタ素子と前記ダミー用のトランジスタ群との接続ノードのレベルが、前記出力駆動用電源電圧の二分の一のレベルとなるように、前記ダミー用のトランジスタ群に対して選択的に導通、非導通を制御する第1の制御回路と、前記第1の制御回路の制御結果に基づいて、前記外部駆動用のトランジスタ群に対して選択的に導通、非導通を制御する第2の制御回路とを備えたことを特徴とする半導体装置。
IPC (2件)：
Fターム (12件)：
5F038AV06
, 5F038AV13
, 5F038AV18
, 5F038BB01
, 5F038BE08
, 5F038CD02
, 5F038CD10
, 5F038DF05
, 5F038DF17
, 5F038DT18
, 5F038EZ08
, 5F038EZ20
