半導体記憶装置

発明者：
出願人/特許権者：
代理人 (1件)：加藤朝道
公報種別：公開公報
出願番号（国際出願番号）：特願平7-273616
公開番号（公開出願番号）：特開平9-091956
出願日： 1995年09月26日
公開日（公表日）： 1997年04月04日
要約：

【要約】【課題】入力ラッチ回路を状態設定回路により切替え入力セットアップ時間、ホールド時間による製品グレードのリミットをなくす半導体記憶装置。【解決手段】アドレス入力回路1、読出し/書込み等のコマンド信号入力回路21、クロック入力回路34、データ出力・入力回路20、32、内部クロック信号発生回路35、状態設定回路33、状態設定回路の出力を入力するラッチ回路2、22、31、列アドレスバッファ3、列デコーダ4、行アドレスバッファ7、行デコーダ8、メモリセルアレイ10、列アドレス制御回路11、行アドレス制御回路13、センスアンプ16、データアンプ18、書込制御回路26、読出制御回路27、論理回路37、及び遅延回路39を含み、状態設定回路で切替制御するスイッチを有し、入力手段の出力と遅延した信号をスイッチで切替え内部クロック信号によりいずれか一をラッチする。

請求項（抜粋）：

メモリセルアレイと、外部より入力されるアドレスの入力手段と、前記アドレス入力手段を介して前記メモリセルアレイに対するメモリセル選択信号を生成して出力するアドレス設定手段と、外部からの読み出し、書き込み制御を含むコマンドの入力手段と、前記メモリセルアレイにデータを書き込むためのデータの入力手段と、外部より入力されるクロックの入力手段と、前記クロック入力手段を介して内部クロック信号を生成する手段と、前記アドレス入力手段、前記コマンド入力手段、前記データ入力手段で生成され出力された信号を前記内部クロック信号でラッチする手段と、前記読み出し、書き込みを制御する手段と、前記メモリセルからの読み出し手段と、前記メモリセルへの書き込み手段と、を備えた半導体記憶装置において、状態を設定するための回路(「状態設定回路」という)と、該状態設定回路の出力信号により制御されるスイッチと、を有し、前記入力手段の出力信号と該出力信号を遅延回路により遅らせた信号とを、前記スイッチにより切り替え、前記内部クロック信号によりいずれか一方をラッチすることを特徴とする半導体記憶装置。

IPC (2件)：

G11C 11/401 , G11C 11/417

FI (2件)：

G11C 11/34 362 C , G11C 11/34 305

引用特許：

審査官引用 (5件)

特開昭63-253592
特開昭63-253592
半導体メモリ装置
公報種別：公開公報出願番号：特願平4-067795 出願人：日本電気株式会社

全件表示

前のページに戻る