半導体集積回路装置およびその製造方法

発明者： , ,
出願人/特許権者：
代理人 (1件)：筒井大和
公報種別：公開公報
出願番号（国際出願番号）：特願平10-128393
公開番号（公開出願番号）：特開平11-330473
出願日： 1998年05月12日
公開日（公表日）： 1999年11月30日
要約：

【要約】【課題】 SOI基板に形成されるMISFETの高速動作を実現すると同時に、MISFETの動作不良を防ぐことのできる技術を提供する。【解決手段】 n+ 型半導体領域6と埋め込み絶縁膜2との間およびp+ 型半導体領域14と埋め込み絶縁膜2との間に1016cm-3程度の低濃度の不純物が導入された薄膜シリコン層3を設けることにより、零バイアスにおけるn+ 型半導体領域6の空乏層およびp+ 型半導体領域14の空乏層が常に埋め込み絶縁膜2に接するので、寄生容量を低く抑えてMISFETの動作速度を向上することができる。同時に、薄膜シリコン層3を厚くすることが可能となり、素子分離用絶縁膜4の下に薄膜シリコン層3が設けられるので、薄膜シリコン層3の電位が固定できて、電位変動によるMISFETの動作不良を防ぐことができる。

請求項（抜粋）：

支持基板上に埋め込み絶縁膜を介して薄膜シリコン層が形成されたSOI基板の前記薄膜シリコン層に電界効果トランジスタが形成された半導体集積回路装置であって、前記電界効果トランジスタのドレインを構成する半導体領域が前記埋め込み絶縁膜に接しておらず、前記半導体領域と前記埋め込み絶縁膜との間の前記薄膜シリコン層に導入され、チャネルの導電型とは反対の導電型の不純物の濃度が、前記電界効果トランジスタのゲート電極の下部の前記薄膜シリコン層に導入された不純物の濃度よりも低いことを特徴とする半導体集積回路装置。

IPC (2件)：

H01L 29/786 , H01L 27/08 331

FI (2件)：

H01L 29/78 621 , H01L 27/08 331 E

前のページに戻る