特許
J-GLOBAL ID：200903029440979142
半導体装置の製造方法
発明者：
出願人/特許権者：
代理人 (1件)：
宮越 典明
公報種別：公開公報
出願番号（国際出願番号）：特願平5-351285
公開番号（公開出願番号）：特開平7-099199
出願日： 1993年12月29日
公開日（公表日）： 1995年04月11日
要約：
【要約】【目的】 半導体装置の多層金属配線に於て、層間絶縁膜を平坦化すること。【構成】 層間絶縁膜103に形成された配線溝105上に第1導電膜106及び第2導電膜107を形成し、配線溝105内部にレジスト108が残るようにレジストエッチバックを行い、第2導電膜107を露出させる(図2工程E)。このレジスト108をマスクとして第2導電膜107を除去し、第1導電膜106を露出させる(同工程F)。レジスト108を剥離後、第1導電膜106をマスク、第2導電膜107を析出核として電解金メッキを行い、第3導電膜109を形成する(同工程G)。第3導電膜109をマスクとして第1導電膜106を除去し、配線溝105に埋め込まれた金属配線を形成する(同工程H)。
請求項（抜粋）：
(1)下層に拡散層、電極あるいは配線を形成する工程、(2)下層と配線間及び同層配線間を絶縁するための層間絶縁膜を形成する工程、(3)層間絶縁膜に層間接続孔及び配線溝を形成する工程、(4)密着金属及び電解金メッキにおけるメッキ電流経路とメッキマスクとしての第1導電膜を層間絶縁膜、接続孔、配線溝上に形成する工程、(5)電解金メッキの析出核としての第2導電膜を第1導電膜上に形成する工程、(6)第2導電膜上にレジストを塗布した後、露光及び現像あるいはエッチバックにより配線溝内部にのみレジストを残しつつ平坦部及び配線溝側壁の第2導電膜を露出させる工程、(7)レジストをマスクとして第2導電膜を除去し第1導電膜を露出させる工程、(8)第1導電膜をマスクとして電解金メッキにより配線溝及び接続孔に第3金属膜を形成する工程、(9)第3金属膜をマスクとして第1金属膜を除去する工程、を含むことを特徴とする半導体装置の製造方法。
IPC (4件)：
H01L 21/3205
, H01L 21/316
, H01L 21/318
, H01L 21/3213
H01L 21/88 K
, H01L 21/88 C
, H01L 21/88 M
