相変化型メモリ用の金属酸化膜半導体型選択ゲートの使用

発明者： ,
出願人/特許権者：
代理人 (3件)：伊東忠彦 , 大貫進介 , 伊東忠重
公報種別：公表公報
出願番号（国際出願番号）：特願2004-560262
公開番号（公開出願番号）：特表2006-510152
出願日： 2003年04月28日
公開日（公表日）： 2006年03月23日
要約：

NMOS電界効果トランジスタ22は、相変化型メモリ10のメモリセルを駆動するために利用される場合がある。この相変化型メモリは、ビットラインBL、該ビットラインに結合されるメモリエレメント、MOS型トランジスタを通して該メモリエレメントに結合されるワードラインWLを備えており、結果として、漏れ電流が大幅に低減される。

請求項（抜粋）：

第一の導電性ラインと、該第一の導電性ラインに結合されるメモリエレメントと、金属酸化膜半導体(MOS)電界効果トランジスタを通して該メモリエレメントに結合される第二の導電性ラインと、を備えることを特徴とする相変化型メモリ。

IPC (1件)：

G11C 13/00

FI (1件)：

G11C13/00 A

引用特許：

審査官引用 (5件)

特許第6462984号
特許第6462984号
特開平4-356797

全件表示

前のページに戻る