特許

J-GLOBAL ID：200903029507980353

半導体集積回路装置の製造方法および半導体集積回路装置

発明者： 島 明生 ,  本多 光晴
出願人/特許権者： 株式会社日立製作所
代理人 (1件)： 筒井 大和
公報種別：公開公報
出願番号（国際出願番号）：特願平11-196519
公開番号（公開出願番号）：特開2001-023927
出願日： 1999年07月09日
公開日（公表日）： 2001年01月26日
要約：

【要約】【課題】 温度変化に対する抵抗値の変動が小さく、さらに半導体ウエハ面内における抵抗値のばらつきが小さいシリコン膜を形成する。【解決手段】 シリコン膜8へ不純物ドーピングするための第1不純物のイオン打ち込みと、シリコン膜8の上部をアモルファス化するための第2不純物のイオン打ち込みとを室温で別々に行う。これにより、シリコン膜8の上部に形成される結晶粒が相対的に大きい多結晶のシリコン膜8bの厚さの制御性が向上し、さらに、これらイオン打ち込み時の半導体ウエハ面内の温度の均一性が向上する。

請求項（抜粋）：

半導体基板上に結晶粒が相対的に大きい多結晶の層と結晶粒が相対的に小さい多結晶の層とからなる積層構造の半導体膜を形成する半導体集積回路装置の製造方法であって、(a).前記半導体基板上に結晶粒が相対的に小さい多結晶の半導体膜を形成する工程と、(b).イオン打ち込みにより第1不純物を前記結晶粒が相対的に小さい多結晶の半導体膜へ注入する工程と、(c).イオン打ち込みにより第2不純物を前記結晶粒が相対的に小さい多結晶の半導体膜へ注入して、前記結晶粒が相対的に小さい多結晶の半導体膜の一部をアモルファス化させる工程と、(d).前記半導体基板に熱処理を加える工程とを有することを特徴とする半導体集積回路装置の製造方法。

IPC (8件)：

H01L 21/28 301 ,  H01L 21/285 ,  H01L 21/285 301 ,  H01L 27/04 ,  H01L 21/822 ,  H01L 21/8238 ,  H01L 27/092 ,  H01L 29/78

FI (7件)：

H01L 21/28 301 A ,  H01L 21/285 C ,  H01L 21/285 301 Z ,  H01L 27/04 P ,  H01L 27/08 321 F ,  H01L 29/78 301 G ,  H01L 29/78 301 S

Fターム (62件)：

4M104AA01 ,  4M104BB01 ,  4M104BB14 ,  4M104BB25 ,  4M104BB37 ,  4M104BB40 ,  4M104CC01 ,  4M104CC05 ,  4M104DD43 ,  4M104DD55 ,  4M104DD79 ,  4M104DD82 ,  4M104DD84 ,  4M104DD88 ,  4M104GG08 ,  4M104GG10 ,  5F038AR09 ,  5F038AR28 ,  5F038CD18 ,  5F038EZ13 ,  5F038EZ17 ,  5F040DA10 ,  5F040DC01 ,  5F040EC01 ,  5F040EC02 ,  5F040EC04 ,  5F040EC06 ,  5F040EC07 ,  5F040EC11 ,  5F040EC13 ,  5F040EF02 ,  5F040EF10 ,  5F040EF11 ,  5F040EH02 ,  5F040EJ03 ,  5F040EK05 ,  5F040FA03 ,  5F040FA05 ,  5F040FA18 ,  5F040FA19 ,  5F040FB02 ,  5F040FB04 ,  5F040FC00 ,  5F040FC06 ,  5F040FC10 ,  5F040FC15 ,  5F040FC19 ,  5F048AA07 ,  5F048AC03 ,  5F048BA01 ,  5F048BB06 ,  5F048BB07 ,  5F048BB08 ,  5F048BB12 ,  5F048BC06 ,  5F048BC15 ,  5F048BE03 ,  5F048BF16 ,  5F048BG01 ,  5F048BG14 ,  5F048DA19 ,  5F048DA25