特許
J-GLOBAL ID：200903029518778661
ヘテロ接合バイポーラトランジスタおよびその製造方法
発明者：
出願人/特許権者：
代理人 (1件)：
福森 久夫
公報種別：公開公報
出願番号（国際出願番号）：特願2003-033005
公開番号（公開出願番号）：特開2004-247362
出願日： 2003年02月10日
公開日（公表日）： 2004年09月02日
要約：
【課題】高い電流増幅率を有し高周波特性に優れたヘテロ接合バイポーラトランジスタを得る。【解決手段】半絶縁性基板上に第1導電型サブコレクタ層3と、第1導電型コレクタコンタクト層およびコレクタ層と、第2導電型たベース層7と、該ベース層7よりもバンドギャップの大きいエミッタ層と、第1導電型エミッタコンタクト層9とで、メサ型ヘテロ接合バイポーラトランジスタを構成している。また、エミッタ層は、故意に不純物をドーピングしていないアンドープ半導体の第1エミッタ領域11と、第2導電型ドーパントをドーピングした半導体の第2エミッタ領域12とから成り、第2エミッタ領域12が第1エミッタ領域11全体を囲っている。これによりエミッタ/ペース真性接合幅がサブミクロン以下にまで縮小でき、ICの消費電流の大幅な低減が図れる。また、エミッタ微細化に伴う電流増幅率の低下が抑制でき、高周波特性、信頼性に優れる。【選択図】 図1
請求項（抜粋）：
半絶縁性基板上に第1導電型ドーパントをドーピングしたサブコレクタ層と、
前記第1導電型ドーパントをドーピングしたコレクタコンタクト層およびコレクタ層と、
前記第1導電型とは反対の導電性を示す第2導電型ドーパントを高濃度ドーピングしたベース層と、
該ベース層よりもバンドギャップの大きいエミッタ層と、
前記第1導電型ドーパントを高濃度ドーピングしたエミッタコンタクト層とでメサ型ヘテロ接合バイポーラトランジスタに形成され、
前記エミッタ層は不純物をドーピングしていないアンドープ半導体の第1エミッタ領域と前記第2導電型ドーパントをドーピングした半導体の第2エミッタ領域とから成り、該第2エミッタ領域が前記第1エミッタ領域の全体を囲って構成されたことを特徴とするヘテロ接合バイポーラトランジスタ。
IPC (2件)：
FI (1件)：
Fターム (13件)：
5F003AP03
, 5F003AP04
, 5F003BA92
, 5F003BE01
, 5F003BE02
, 5F003BE90
, 5F003BF06
, 5F003BH08
, 5F003BH99
, 5F003BM03
, 5F003BP32
, 5F003BP94
, 5F003BP96
