特許

J-GLOBAL ID：200903029520943068

多層セラミック基板およびその製造方法ならびに電子装置

発明者： 伊勢坊 和弘 ,  加藤 功 ,  北川 智佳子
出願人/特許権者： 株式会社村田製作所
代理人 (1件)： 小柴 雅昭 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願2000-072038
公開番号（公開出願番号）：特開2001-267467
出願日： 2000年03月15日
公開日（公表日）： 2001年09月28日
要約：

【要約】【課題】 多層セラミック基板に設けられるキャビティの底面において、キャビティの形成領域における積層体の内部に形成される内部導体の分布密度の差が起因する凹部のようなうねりが生じることがあり、そのため、このような底面上に形成されるパッド電極の平坦性が損なわれることがある。【解決手段】 キャビティ6の形成領域における積層体3の内部の、内部導体14、15の積層方向での分布密度の比較的低い部分に、厚み補正用ダミー層17を、セラミック層2の間の特定の界面に沿って設ける。

請求項（抜粋）：

積層された複数のセラミック層をもって構成される積層体を備え、前記積層体には、その積層方向における少なくとも一方の端面に沿って開口を位置させているキャビティが形成され、前記セラミック層の特定のものに関連して配線導体が設けられ、前記配線導体は、前記キャビティの底面上に形成されるパッド電極、および前記キャビティの形成領域における前記積層体の内部に形成される内部導体を含む、多層セラミック基板であって、前記キャビティの形成領域における前記積層体の内部の、前記内部導体の積層方向での分布密度の比較的低い部分には、厚み補正用ダミー層が前記セラミック層の間の特定の界面に沿って設けられている、多層セラミック基板。

IPC (3件)：

H01L 23/13 ,  H01L 23/12 ,  H05K 3/46

FI (4件)：

H05K 3/46 H ,  H05K 3/46 G ,  H01L 23/12 C ,  H01L 23/12 N

Fターム (8件)：

5E346AA43 ,  5E346CC16 ,  5E346EE06 ,  5E346EE24 ,  5E346EE29 ,  5E346GG15 ,  5E346GG19 ,  5E346GG28