特許

J-GLOBAL ID：200903029547127149

MISトランジスタの製造方法

発明者： 長谷部 裕治 ,  大島 久純
出願人/特許権者： 株式会社デンソー
代理人 (1件)： 伊藤 洋二
公報種別：公開公報
出願番号（国際出願番号）：特願平8-264717
公開番号（公開出願番号）：特開平10-112544
出願日： 1996年10月04日
公開日（公表日）： 1998年04月28日
要約：

【要約】【課題】 サリサイド構造を有するMISトランジスタにおいて、ゲート長が短くなるのに伴いゲート電極のシート抵抗値が増加する、いわゆる細線効果を十分に抑制することを目的とする。【解決手段】 P型シリコン基板1に側壁膜8を有するゲート電極5と、ソース、ドレイン層10を備え、ゲート電極5の上面にCo膜11及びTiN膜12を形成し、Co膜11をサリサイド反応させて、ゲート電極5の表面にCo珪化物5aを形成し、Co膜11のうち未反応の部分をエッチング除去した後に、Co珪化物5aの上面全面に酸化防止膜としてSiN膜13を形成する。この後、熱処理を施し、Co珪化物5aを低抵抗化する。SiN膜13を形成した後にCo珪化物5aを低抵抗化するための熱処理を施しているため、Co珪化物5aが酸化するのを防止することができ、これに伴うゲート電極5のシート抵抗値の増大を防止することができる。

請求項（抜粋）：

半導体基板(1)に側壁膜(8)を有するゲート電極(5)と、前記ゲート電極(5)の両側にソース、ドレイン層(10)を形成する工程と、前記ゲート電極(5)の上面に高融点金属膜(11)を形成する工程と、熱処理を施して前記高融点金属膜(11)をサリサイド反応させ、前記ゲート電極(5)の表面に高融点金属珪化物(5a)を形成する工程と、前記高融点金属膜(11)のうち未反応の部分をエッチング除去する工程と、前記高融点金属珪化物(5a)上に酸化防止膜(13)を形成する工程と、熱処理を施し、前記高融点金属珪化物(5a)を低抵抗化する工程とを備えることを特徴とするMISトランジスタの製造方法。

IPC (2件)：

H01L 29/78 ,  H01L 21/28 301

FI (2件)：

H01L 29/78 301 X ,  H01L 21/28 301 S