特許

J-GLOBAL ID：200903029551763696

半導体装置およびその製造方法

発明者： 柴田 和孝
出願人/特許権者： ローム株式会社
代理人 (1件)： 杉谷 勉
公報種別：公開公報
出願番号（国際出願番号）：特願平3-258611
公開番号（公開出願番号）：特開平5-067621
出願日： 1991年09月09日
公開日（公表日）： 1993年03月19日
要約：

【要約】【目的】 ストレートウォール型バンプを備えた半導体素子の表面保護を比較的簡単に実現する。【構成】 ストレートウォール型バンプ20を形成する際のマスクとなったレジスト層19をハーフエッチングして得られた残渣層21を、半導体素子の保護層として備えることにより、半導体素子の表面保護を図る。

請求項（抜粋）：

ストレートウォール型バンプを形成する際のマスクとなったレジスト層をハーフエッチングして得られた残渣層を、半導体素子の保護層として備えたことを特徴とする半導体装置。