特許

J-GLOBAL ID：200903029555785511

メモリ装置、センスアンプクロックドライバ回路、および制御信号を生成するための方法

発明者： キム・シィ・ハーディー
出願人/特許権者： ユナイテッド・メモリーズ・インコーポレーテッド ,  ユー・エム・シー・ジャパン株式会社
代理人 (1件)： 深見 久郎 (外5名)
公報種別：公開公報
出願番号（国際出願番号）：特願2000-212571
公開番号（公開出願番号）：特開2002-050180
出願日： 2000年07月13日
公開日（公表日）： 2002年02月15日
要約：

【要約】【課題】 デュアルスロープ感知が可能な、複数のセンスアンプを含むメモリ装置を提供する。【解決手段】 該メモリ装置は、集積回路チップに分散配置された複数のセンスアンプを含み、各センスアンプは電流を受取るためのパワーノードを有する。多数のセンスアンプのパワーノードを導体が互いに結合する。低インピーダンスの電源導体が各センスアンプに延び、ローカルドライブトランジスタが各センスアンプに対して設けられる。タイマユニットは、ローカルドライブトランジスタを制御する出力信号を生成する。タイマユニット内の第1のコンポーネントは、出力を第1の論理レベルから第2の論理レベルへと第1のレートで変化させ、一方、タイマユニット内の第2のコンポーネントは、出力を第2のレートで変化させる。ここで、第2のレートは第1のレートよりも大きい。

請求項（抜粋）：

集積回路チップに分散配置された複数のセンスアンプを含み、各センスアンプは電流を受取るためのパワーノードを有し、さらに、低インピーダンスの電源導体と、該電源導体に結合された第1の電流導通電極、予め選択された数のセンスアンプのパワーノードに結合された第2の電流導通電極、および制御電極を有する少なくとも1つのドライブトランジスタと、該制御電極に結合された制御線と、該制御電極に結合された出力を有し制御信号を生成するタイマユニットと、該タイマユニット内にあって、該制御信号が第1の論理レベルから第2の論理レベルに向かって第1のレートで変化するようにする第1のコンポーネントと、該タイマユニット内にあって、該信号が該第2の論理レベルへと第2のレートで変化するようにする第2のコンポーネントとを含み、該第2のレートは該第1のレートよりも大きく、それにより、該第1のコンポーネントおよび該第2のコンポーネントが同時に活性化されて、該第2の論理レベルへの変化のレートに累積的に影響を及ぼすようにされる、メモリ装置。

Fターム (5件)：

5B024AA03 ,  5B024AA15 ,  5B024BA09 ,  5B024BA21 ,  5B024CA07