特許
J-GLOBAL ID：200903029574255310
半導体装置およびその製造方法
発明者：
出願人/特許権者：
代理人 (1件)：
尾身 祐助
公報種別：公開公報
出願番号（国際出願番号）：特願平4-328543
公開番号（公開出願番号）：特開平6-151447
出願日： 1992年11月13日
公開日（公表日）： 1994年05月31日
要約：
【要約】【目的】 ベース抵抗低減およびベース・コレクタ間寄生容量低減。製造プロセスの安定化。【構成】 素子分離領域104およびこれに囲まれたn型エピタキシャル領域103上にアモルファスシリコンを堆積しこれを単結晶化させて低不純物濃度の単結晶シリコン領域106を形成し、その表面に、p型領域108を形成する。エミッタ開口111を形成しBSG膜(114)を堆積し、熱処理を行ってベース領域115と外部ベース領域118を形成する。BSG膜に異方性エッチングを施して側壁絶縁膜114を形成する。n型ポリシリコン116を形成し、これからの不純物拡散によりエミッタ領域117を形成する。
請求項（抜粋）：
半導体基板の表面に絶縁膜(104)に囲まれた第1導電型の半導体領域(103)が形成され、前記半導体領域上およびその周辺の前記絶縁膜上に前記半導体領域上に開口部を有する低不純物濃度の単結晶シリコン層(106)が形成され、前記開口部底面の半導体層の表面領域内には、前記開口部の側壁にまでは到達しない第1導電型の第1の拡散層(117)が形成され、前記開口部の側壁の周辺および前記第1の拡散層下の半導体層内には、前記第1の拡散層を包む形状の第2導電型の第2の拡散層(115、118)が形成され、前記第2の拡散層の下部には、その上面が前記第2の拡散層の底面に接し、その底面が前記半導体領域内に到達している第1導電型の第3の拡散層(112)が形成されている半導体装置。
IPC (2件)：
前のページに戻る
