マルチパスフェージングシミュレータ

発明者：
出願人/特許権者：
代理人 (1件)：役昌明 (外3名)
公報種別：公開公報
出願番号（国際出願番号）：特願平9-323956
公開番号（公開出願番号）：特開平11-145917
出願日： 1997年11月11日
公開日（公表日）： 1999年05月28日
要約：

【要約】【課題】各種通信機器の性能評価に使用されるマルチパスフェージングシミュレータにおいて、遅延波の遅延時間を高分解能に設定する機能を実現する。【解決手段】 AD変換器2は遅延素子のFIFO6の動作の4倍の速度でアナログ信号をサンプリングする。その出力をDFF3はFIFO6で設定可能な遅延時間分解能の4倍の分解能で遅延する。DFF4はDFF3の各段の出力を同時にラッチする。このときDFF4の各DFFにはADサンプリングの時間分解能で相対的に1から4クロック遅延されたデータが得られる。スイッチ5ではDFF4のデータを選択し、さらにFIFO6でデータを長時間の遅延する。このようにFIFO6の動作速度より高速にアナログ信号をサンプリングし、数種類の遅延したデータを選択し高分解能な遅延をして、さらにFIFO6で遅延することでFIFO6のみの遅延より高分解能な遅延量の設定が可能となる。

請求項（抜粋）：

記憶素子を用いたデジタルデータの遅延素子と、その遅延素子による遅延時間を任意に選択する遅延量の制御手段と、その遅延素子の遅延時間の分解能よりN倍(Nは整数)高速なサンプリング周期でアナログ信号を量子化するAD変換器と、そのAD変換器の出力をサンプリング周期と同一の時間分解能で遅延するデジタルデータの遅延素子と、その遅延時間を任意に選択する遅延量の制御手段と、パス毎に遅延量の制御を設定しうる手段を有するマルチパスフェージングシミュレータ。

前のページに戻る