特許

J-GLOBAL ID：200903029596280076

半導体装置の製造方法

発明者： 三村 忠士
出願人/特許権者： 株式会社リコー
代理人 (1件)： 野口 繁雄
公報種別：公開公報
出願番号（国際出願番号）：特願平10-320141
公開番号（公開出願番号）：特開2000-150549
出願日： 1998年11月11日
公開日（公表日）： 2000年05月30日
要約：

【要約】【課題】 チップ・サイズ・パッケージ実装体の信頼性を維持し、サイズをチップサイズと同一とし、かつ製造コストも抑える。【解決手段】 複数の半導体装置が形成されたシリコンウエハ10と多層配線基板14をバンプ接合法により接合し、多層配線基板14の貫通孔34からノズルによりエポキシ樹脂をウエハ10と多層配線基板14のすき間に注入し、加熱して硬化させる。その後、ウエハ10と多層配線基板14の接合体をダイシングにより個々のチップに切断する。

請求項（抜粋）：

複数チップ分の半導体装置が形成された半導体ウエハで、個々のチップに切断される前の状態のものに対し、少なくともそのウエハと同じ大きさをもち、表面には前記半導体装置の電極と接続される電極が形成され、裏面には表面側の電極と電気的につながった外部接続用電極が形成された配線基板を、その表面側を前記ウエハの半導体装置が形成された面に対向させて重ね、バンプ接合法により接合する工程と、接合された状態の前記ウエハと配線基板間のすき間に封止用樹脂を充填し硬化させる工程と、接合され隙間に樹脂が充填された前記ウエハと配線基板との接合体を個々のチップに切断する工程とを備えたことを特徴とする半導体装置の製造方法。

IPC (4件)：

H01L 21/56 ,  H01L 21/60 311 ,  H01L 21/301 ,  H01L 23/12

FI (4件)：

H01L 21/56 E ,  H01L 21/60 311 S ,  H01L 21/78 A ,  H01L 23/12 L

Fターム (9件)：

5F044KK04 ,  5F044KK07 ,  5F044KK16 ,  5F044LL01 ,  5F044RR19 ,  5F061AA01 ,  5F061BA03 ,  5F061CA05 ,  5F061CB13