特許

J-GLOBAL ID：200903029602675517

並列データ処理装置および並列形態素抽出方法

発明者： 磯西 徹明 ,  尾崎 敦夫
出願人/特許権者： 三菱電機株式会社
代理人 (1件)： 高田 守
公報種別：公開公報
出願番号（国際出願番号）：特願平4-115717
公開番号（公開出願番号）：特開平5-314169
出願日： 1992年05月08日
公開日（公表日）： 1993年11月26日
要約：

【要約】 (修正有)【目的】 形態素を抽出する処理を高速に実行する。【構成】 ローカルメモリを有し、2次元アドレスによって対応付けできる要素プロセッサPEを多数接続した並列データ処理装置において、マルチポートメモリをアクセスするためのポートを要素プロセッサに1つずつ設け、マルチポートメモリのポート数に等しい要素プロセッサのポートとマルチポートメモリとを接続した。これにより、全要素プロセッサで共通に使用するデータをマルチポートメモリに格納し、マルチポートメモリのポート数だけ各要素プロセッサが同時にアクセスできるようにした。また、m文字からなる1つの日本語の入力文の部分文字列(m(m+1)/2通り)を各PEが持つPEアドレス(i,j)を用いて並列に発生させ、この部分文字列をキーワードとして全てのPE又はマルチポートメモリに同一に格納されている単語辞書を並列に1回の操作で検索できるようにした。

請求項（抜粋）：

ローカルメモリを有し、2次元アドレスによって対応づけできる要素プロセッサ(以下、PEとも言う)(i,j)を多数接続した並列データ処理装置における入力文の形態素抽出(日本語入力文の中に存在する可能性のある全単語の抽出)を行う並列形態素抽出方法において、キーワードにより検索することができる単語辞書を全てのPEのローカルメモリに同一に格納し、ローカルメモリ内の形態素抽出結果を格納するバッファ領域をクリアにする段階(a)、それぞれm<SB>a</SB> ,m<SB>b</SB> 文字からなる2つの日本語の入力文a,bが与えられた場合に、入力文aをPE(i,j)(i,j|i>j)のローカルメモリに、入力文bをPE(i,j)(i,j|i<j)のローカルメモリにブロードキャストする段階(b)、入力文a,bが格納されているPEをPE(i,j)とすると、各PEが所有するPEアドレス(i,j)を用いて、入力文aのj+1番目の文字a<SB>j+1</SB> からi番目の文字a<SB>i</SB> までの文字列をPE(i,j)(i,j|i>j)の全てのPEで並列に抽出し、これを単語辞書を検索する部分文字列a<SB>j+1,i</SB> とし、また、入力文bのi+1番目の文字b<SB>i+1</SB> からj番目の文字b<SB>j</SB> までの文字列をPE(i,j)(i,j|i>j)の全てのPEで並列に抽出し、これを単語辞書を検索する部分文字列b<SB>i+1,j</SB> とする段階(c)、上記(c)の段階で、PE(i,j)(i,j|i≠j)で抽出された部分文字列a<SB>j+1,i</SB> と部分文字列b<SB>i+1,j</SB> とをキーワードとして、ローカルメモリに格納されている単語辞書を並列に検索し、単語辞書の中にキーワードが存在した場合には、これらキーワードが入力文aまたはbの形態素であることを示すフラグと、これらのキーワードに対応する辞書情報をそれぞれのPE内のローカルメモリのバッファ領域に格納する段階(d)、を備えたことを特徴とする並列形態素抽出方法。

IPC (3件)：

G06F 15/38 ,  G06F 15/16 390 ,  G06F 15/40 500