特許

J-GLOBAL ID：200903029604501648

表示装置

発明者： 橋本 義春
出願人/特許権者： 日本電気株式会社
代理人 (1件)： 京本 直樹 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願2000-228405
公開番号（公開出願番号）：特開2002-040961
出願日： 2000年07月28日
公開日（公表日）： 2002年02月08日
要約：

【要約】【課題】画素数が多くなってバイアス配線の配線長が長くなった場合においても、バイアス電圧生成回路から各画素に至るバイアス配線の配線抵抗を小さくすると共に均一化し、バイアス配線の配線抵抗に起因し発光素子に流れる電流の減少による輝度の低下や、バイアス電圧源から各画素に至るバイアス配線の配線抵抗の不均一による表示画面の輝度ムラを改善した表示装置を提供する。【解決手段】EL素子61とTFT62,63とデータ線65と走査線66とバイアス配線67とがマトリクス状に配置され、画素領域12の外側にリング状に配置した周回バイアス配線13とバイアス配線67とは、節点131A・・および節点132A・・により接続されている。この配線構造を用いることにより、配線抵抗が高いバイアス配線67の配線抵抗を小さくすることが可能である。

請求項（抜粋）：

アクティブマトリクス型表示装置であって、発光素子とスイッチとトランジスタを含む画素をマトリクス状に配置した画素領域と、第1の方向に配置した走査線と、前記第1の方向に対して平面的に垂直な方向である第2の方向に配置したデータ線と、前記第2の方向に配置したバイアス配線と、前記バイアス配線に出力端子からバイアス電圧を出力するバイアス電圧生成回路と、前記画素領域の外側にリング状に配置した周回バイアス配線と、この周回バイアス配線と前記バイアス電圧生成回路の出力端子とを接続する共通バイアス配線とを備え、前記発光素子の一端が前記トランジスタのソースまたはドレインに接続され、前記トランジスタのソースまたはドレインの他方が、前記バイアス配線に接続され、前記トランジスタのゲートが前記スイッチを介して前記データ線に接続され、前記バイアス配線は、少なくとも前記周回バイアス配線と交差する箇所において接続され、前記走査線を活性化することにより前記スイッチは導通し、前記データ線と前記スイッチを介して画像信号が前記トランジスタのゲートに印加され、前記バイアス電圧生成回路から前記共通バイアス配線と前記周回バイアス配線と前記バイアス配線とを介して前記発光素子に流れる電流が所定値となるように、前記共通バイアス配線と前記周回バイアス配線の各配線抵抗を定めることを特徴とする表示装置。

IPC (5件)：

G09F 9/30 338 ,  G09F 9/30 365 ,  G09G 3/20 621 ,  G09G 3/20 680 ,  G09G 3/30

FI (5件)：

G09F 9/30 338 ,  G09F 9/30 365 Z ,  G09G 3/20 621 M ,  G09G 3/20 680 G ,  G09G 3/30 Z

Fターム (17件)：

5C080AA06 ,  5C080BB05 ,  5C080DD05 ,  5C080DD26 ,  5C080FF11 ,  5C080JJ02 ,  5C080JJ06 ,  5C080KK07 ,  5C080KK47 ,  5C094AA03 ,  5C094BA03 ,  5C094BA27 ,  5C094BA43 ,  5C094CA19 ,  5C094EA04 ,  5C094EA07 ,  5C094GA10