特許

J-GLOBAL ID：200903029610887078

半導体構造体の平坦化方法及び半導体構造体の隣接するゲート電極間の間隙の充填方法

発明者： マティアス イルク ,  ディルク トベン ,  ペーター ヴァイガント
出願人/特許権者： シーメンス アクチエンゲゼルシヤフト
代理人 (1件)： 矢野 敏雄 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平10-120904
公開番号（公開出願番号）：特開平10-308395
出願日： 1998年04月30日
公開日（公表日）： 1998年11月17日
要約：

【要約】【課題】 従来技術の欠点を回避する半導体構造体の平坦化方法及び半導体構造体の隣接するゲート電極間の間隙の充填方法の提供。【解決手段】 流動性材料を構造体の第1及び第2の表面領域上に堆積し、この際材料の部分が高アスペクト比トポグラフィにおける間隙を充填することによって高アスペクト比トポグラフィ上に実質的に平坦な表面を形成し、ドープされた層を堆積された流動性材料上に形成し、この際ドープされた層を高アスペクト比領域上及び低アスペクト比領域上に形成し、この際低アスペクト比領域上のドープされた層の上側表面部分は、堆積された流動性材料の上側表面部分より高く、かつ第1及び第2の表面部分の両方の上のドープされた層の上側表面部分を除去することによって高アスペクト比トポグラフィ及び低アスペクト比トポグラフィの両方の上に実質的に平坦な表面を有するドープされた層を形成する。

請求項（抜粋）：

高アスペクト比トポグラフィを有する第1の表面領域及び低アスペクト比トポグラフィを有する第2の表面領域を有しており、この際高アスペクト比トポグラフィ及び低アスペクト比トポグラフィは、構造体の表面上に異なるレベルを有している、半導体構造体の平坦化方法において、該方法が流動性材料を構造体の第1及び第2の表面領域上に堆積し、この際材料の部分が高アスペクト比トポグラフィにおける間隙を充填することによって高アスペクト比トポグラフィ上に実質的に平坦な表面を形成する工程;ドープされた層を堆積された流動性材料上に形成し、この際ドープされた層を高アスペクト比領域上及び低アスペクト比領域上に形成し、この際低アスペクト比領域上のドープされた層の上側表面部分は、堆積された流動性材料の上側表面部分より高い工程;及び第1及び第2の表面部分の両方の上のドープされた層の上側表面部分を除去することによって高アスペクト比トポグラフィ及び低アスペクト比トポグラフィの両方の上に実質的に平坦な表面を有するドープされた層を形成する工程を含むことを特徴とする、半導体構造体の平坦化方法。

IPC (3件)：

H01L 21/3205 ,  H01L 21/316 ,  H01L 29/78

FI (3件)：

H01L 21/88 K ,  H01L 21/316 M ,  H01L 29/78 301 N