特許

J-GLOBAL ID：200903029625904513

単一の出力を有するテスト手段を備えた、デイスプレイスクリーンの列制御回路

発明者： パトリス・セン ,  アラン・ルラ ,  ジルベール・マルテル ,  ドニ・プラドル
出願人/特許権者： フランス・テレコム・エタブリスマン・オトノム・ドウ・ドロワ・ピユブリツク(サントル・ナシオナル・デテユード・デ・テレコミユニカシオン) ,  ソシエテ・ダアプリカシオン・ジエネラル・デレクトリシテ・エ・ドウ・メカニツク-サジエム
代理人 (1件)： 川口 義雄 (外3名)
公報種別：公開公報
出願番号（国際出願番号）：特願平3-256754
公開番号（公開出願番号）：特開平5-002377
出願日： 1991年10月03日
公開日（公表日）： 1993年01月08日
要約：

【要約】 (修正有)【目的】テスト結果が単一の出力に現れるテスト手段をそれ自体に備えた制御回路により、テストされるべき検査点が多くても簡単にテストを実行する。【構成】単一の出力を備えたテスト手段を有する、ディスプレイスクリーンの列を制御するための回路である。テスト手段は、1つのテスト制御線LCT と、1つのテスト出力線LST と、各々のサンプルホールド回路CEBjの出力に配置された1つのゲートPjと1つのスイッチIjとを含む。サンプルホールド回路の出力電圧がテスト出力端子Siに送られる。

請求項（抜粋）：

ディスプレイスクリーンの列を制御するための回路であって、前記スクリーンがアドレス指定行とアドレス指定列とを含み、前記制御回路が、前記スクリーンが有する列の数と同一の数のサンプルホールド回路を含み、各々の前記サンプルホールド回路のサンプリング回路が、その回路に属するサンプリング信号によって制御され、更に前記制御回路が、テスト出力端子に接続された第1のテスト出力共通線と、テスト制御端子に接続された第2のテスト制御共通線と、各々の前記サンプルホールド回路の出力側に位置するテスト回路とを含み、前記テスト回路が、前記サンプルホールド回路出力側と前記テスト出力共通線との間に配置された1つの電子スイッチと、前記テスト制御共通線に接続された一方の入力及び前記サンプルホールド回路に対応したサンプリング信号を受け取る他方の入力を有する論理ゲートとを含み、この論理ゲートの出力が前記電子スイッチの状態を制御する制御回路。

IPC (3件)：

G09G 3/36 ,  G01R 31/00 ,  G09G 3/20