特許
J-GLOBAL ID：200903029629252570
超高速A/D変換器
発明者：
,
出願人/特許権者：
代理人 (1件)：
前田 弘 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平5-327925
公開番号（公開出願番号）：特開平7-183809
出願日： 1993年12月24日
公開日（公表日）： 1995年07月21日
要約：
【要約】【目的】参照電圧と入力電圧とを比較増幅する複数の比較増幅器を設け、この比較増幅器の出力電圧を複数の変換チャネルの共通入力とすることにより、信号源から見た入力容量を小さくして、入力信号帯域を広げると共に、チャネル間オフセット電圧及びチャネル間の直線性誤差を減少させる。【構成】複数の参照電圧を発生する参照電圧発生回路30と、前記参照電圧と入力電圧とを比較増幅する複数の差動増幅器401,402 ...403 からなる比較増幅器列400 とを設け、前記比較増幅器列400 の比較増幅出力を共通入力として、チャネルAの複数の比較器4011...4013、及びチャネルBの複数の比較器4021...4023で互いに異なったタイミングにて比較動作を行ない、その後、前記複数の比較器において同一タイミングで動作する比較器の比較出力を複数のエンコーダA,Bで論理処理して、所定コードの複数のA/D 変換値を発生する。
請求項（抜粋）：
複数の参照電圧を発生する参照電圧発生回路と、前記参照電圧発生回路の各参照電圧と入力電圧とを比較増幅する複数の差動増幅器からなる比較増幅器列と、前記比較増幅器列の各差動比較増幅の出力を共通入力として、互いに異なったタイミングにて比較動作を行なう複数の比較器と、前記複数の比較器において同一タイミングで動作する比較器の比較出力を論理処理して定められたコードの複数のA/D 変換値を発生する複数の論理回路とを備えたことを特徴とする超高速A/D変換器。
IPC (3件)：
H03M 1/14
, H03M 1/12
, H03M 1/36
