特許
J-GLOBAL ID：200903029643757170
静電破壊対策回路
発明者：
出願人/特許権者：
代理人 (1件)：
大胡 典夫
公報種別：公開公報
出願番号（国際出願番号）：特願平4-166493
公開番号（公開出願番号）：特開平6-013555
出願日： 1992年06月25日
公開日（公表日）： 1994年01月21日
要約：
【要約】【目的】 本発明は、BiCMOSなどの混合LSIにモノリシックに形成する例えばMOSトランジスタの静電破壊を防止する点。【構成】 アナログ回路グランドと、デジタル回路グランド間に保護ダイオードDS を設けて、両グランド間に静電サージVS が印加されても、両グランド間の電位は、ダイオードDS のVF 以上に上がらず、NchMOSトランジスタの破壊が起きない。
請求項（抜粋）：
半導体基板に形成するアナログ回路及びデジタル回路と,両回路を形成する半導体基板に形成するアナログ回路及びデジタル回路に取付けるグランドと,両グランドと分離して形成する独立するパッドと,前記両グランド間の半導体基板に形成する単一または複数のダイオードとを具備することを特徴とする静電破壊対策回路
FI (2件)：
H01L 27/06 311 B
, H01L 27/06 321 A
