特許

J-GLOBAL ID：200903029682039659

不揮発性半導体記憶装置とその製造方法

発明者： 尾關 和之
出願人/特許権者： 三洋電機株式会社
代理人 (1件)： 芝野 正雅
公報種別：公開公報
出願番号（国際出願番号）：特願平11-046737
公開番号（公開出願番号）：特開2000-286347
出願日： 1999年02月24日
公開日（公表日）： 2000年10月13日
要約：

【要約】【課題】 メモリセルの動作寿命の向上を図る。【解決手段】 SOG膜のエッチバック工程による平坦化が施された層間絶縁膜9が採用された不揮発性半導体記憶装置において、少なくともフローティングゲート4とコントロールゲート6等から成るメモリセルを被覆するように、シリコン窒化膜9Dによるバリア膜を形成したことで、SOG膜に含まれるHあるいはOH等が拡散しても、トンネル酸化膜3にトラップされなくなり、トラップアップレートが改善されると共に、バリア膜をフローティングゲート4とコントロールゲート6等から成るメモリセルを被覆する領域だけに形成したことで、膜剥がれの原因であるタングステンシリサイド膜との密着面積が減少し、膜剥がれを抑止できる。

請求項（抜粋）：

一導電型のシリコン基板上に形成されたフローティングゲートと、このフローティングゲートを被覆する絶縁膜と、この絶縁膜を介して前記フローティングゲート上に重なる領域を持つように形成されるコントロールゲートと、前記フローティングゲート及び前記コントロールゲートに隣接する前記シリコン基板の表面に形成される逆導電型の拡散領域と、少なくともSOG膜を含む層間絶縁膜を介して前記拡散領域に接続された金属配線とを備えた不揮発性半導体記憶装置において、前記層間絶縁膜下層にシリコン窒化膜から成るバリア膜が、少なくとも前記フローティングゲート及び前記コントロールゲートを被覆するように形成されていることを特徴とする不揮発性半導体記憶装置。

IPC (4件)：

H01L 21/8247 ,  H01L 29/788 ,  H01L 29/792 ,  H01L 27/115

FI (2件)：

H01L 29/78 371 ,  H01L 27/10 434

Fターム (36件)：

5F001AA09 ,  5F001AA63 ,  5F001AB03 ,  5F001AC02 ,  5F001AC06 ,  5F001AC20 ,  5F001AD94 ,  5F001AF07 ,  5F001AG02 ,  5F001AG03 ,  5F001AG07 ,  5F001AG12 ,  5F001AG21 ,  5F001AG22 ,  5F001AG30 ,  5F083EP02 ,  5F083EP25 ,  5F083EP60 ,  5F083ER02 ,  5F083ER05 ,  5F083ER09 ,  5F083ER14 ,  5F083ER17 ,  5F083ER22 ,  5F083GA21 ,  5F083GA30 ,  5F083JA35 ,  5F083JA36 ,  5F083JA39 ,  5F083JA53 ,  5F083JA56 ,  5F083MA05 ,  5F083MA06 ,  5F083MA20 ,  5F083PR36 ,  5F083PR39