特許
J-GLOBAL ID：200903029687762073
半導体装置およびその製造方法
発明者：
,
,
出願人/特許権者：
代理人 (1件)：
小鍜治 明 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平3-191607
公開番号（公開出願番号）：特開平5-036695
出願日： 1991年07月31日
公開日（公表日）： 1993年02月12日
要約：
【要約】【目的】 配線基板に半導体素子を直接接続する半導体装置に関するもので、他の部品と混載した場合にも高品質で接続可能、不良半導体素子のリペアの簡易化および低コスト化を実現する半導体装置を提供する。【構成】 バンプ13より融点の低いクリーム半田14をあらかじめバンプ13側に一定量塗布した後に、半導体素子12を配線基板の電極に接続する。【効果】 半導体素子の他の部品は別々の半田供給を行うことができ、高品質の混載が実現でき、また不良半導体素子のリペアも不良半導体素子にクリーム半田が取り去られても、良品半導体素子のクリーム半田により極めて容易に実現できる。
請求項（抜粋）：
半導体素子の電極に形成された金属または合金のバンプを介して前記半導体素子を配線基板の電極に直接接続した半導体装置において、前記バンプの表面にそのバンプより融点の低いクリーム半田が形成されていることを特徴とする半導体装置。
IPC (4件)：
H01L 21/321
, C23C 2/08
, H01L 21/60 311
, H05K 3/34
