特許

J-GLOBAL ID：200903029689445997

半導体加速度センサ

発明者： 滝沢 功 ,  西村 仁 ,  橋本 廣和
出願人/特許権者： 株式会社フジクラ
代理人 (1件)： 志賀 正武
公報種別：公開公報
出願番号（国際出願番号）：特願平4-295416
公開番号（公開出願番号）：特開平6-148229
出願日： 1992年11月04日
公開日（公表日）： 1994年05月27日
要約：

【要約】【構成】 本発明の半導体加速度センサ21は、半導体基板に設けられた質量部32と、質量部32の周囲に設けられ半導体基板を薄肉化してなる弾性部26と、弾性部26の上面26a側に設けられた複数対のピエゾ抵抗27,27,...とを具備し、半導体基板は、第1のシリコン基板22の表面に、酸化ケイ素膜23を介して第2のシリコン基板24を接合したSOI基板25からなり、弾性部26は、第1のシリコン基板22を裏面側から蝕刻してなることを特徴とする。また、弾性部26は複数の貫通孔の間に設けられた梁部であってもよい。【効果】 ダイアフラム部の感度のバラツキを小さくすることができ、したがって、センサとしての感度を大幅に向上させることができる。また、SiO2膜はエッチングの際のストッパ として用いることができ、薄厚のSOI基板においても制御性良くダイアフラム部を形成することができる。

請求項（抜粋）：

半導体基板に設けられた質量部と、該質量部の周囲に設けられ前記半導体基板を薄肉化してなる弾性部と、該弾性部の上面側に設けられた複数対のピエゾ抵抗とを具備してなる半導体加速度センサにおいて、前記半導体基板は、第1のシリコン基板の表面に、酸化ケイ素膜を介して第2のシリコン基板を接合したSOI基板からなり、前記弾性部は、この第1のシリコン基板を裏面側から蝕刻してなることを特徴とする半導体加速度センサ。

IPC (2件)：

G01P 15/09 ,  H01L 29/84