特許
J-GLOBAL ID：200903029705745912
突入電流抑制回路
発明者：
出願人/特許権者：
代理人 (2件)：
脇 篤夫
, 鈴木 伸夫
公報種別：公開公報
出願番号（国際出願番号）：特願2003-300368
公開番号（公開出願番号）：特開2005-073403
出願日： 2003年08月25日
公開日（公表日）： 2005年03月17日
要約：
【課題】突入電流抑制抵抗をパスして整流電流を流す経路を形成するのにあたり、電磁リレーを採用する場合よりも低電力損失で、電源回路基板の小型軽量化が可能となるなどの効果が得られる構成とする。【解決手段】 コンデンサインプット型の整流回路の整流電流経路に挿入した突入電流抑制抵抗Riに対してMOS-FETQ3を並列に接続する。MOS-FETQ3は、トレンチ構造を有しており低オン抵抗である。そして、交流入力電圧の投入に応じて生じる突入電流が定常レベルになったときに応じて、このMOS-FETQ3をオンさせ、突入電流抑制抵抗RiをパスしてMOS-FETQ3に整流電流を流すようにする。【選択図】図1
請求項（抜粋）：
交流入力電圧を整流する所要数の整流素子と、この整流素子の整流出力が充電される所要数の平滑コンデンサとを、後段のDC-DCコンバータのための直流入力電圧が生成されるようにして接続して形成される整流回路と、
上記整流素子の整流出力を入力してスイッチングを行う昇圧型コンバータにより得たスイッチング出力を上記平滑コンデンサに対して充電するものとされ、上記整流素子に流れる整流電流に対応する交流入力電流が、上記交流入力電圧と同じとされる波形となるようにして上記昇圧型コンバータのスイッチング動作をパルス幅変調制御するように構成されるアクティブフィルタ手段と、
上記交流入力電圧が投入されるのに応じて発生する突入電流としての整流電流を抑制するためのものであり、上記整流回路の整流電流経路における所定のラインに対して挿入される突入電流抑制抵抗と、
上記突入電流抑制抵抗に対して並列に接続される電界効果トランジスタと、
上記DC-DCコンバータのスイッチング動作に基づいて、上記交流入力電圧が投入されてから後の所要のタイミングで、上記電界効果トランジスタをオンとするためのオン駆動電圧を出力する駆動回路と、
を備えることを特徴とする突入電流抑制回路。
IPC (2件)：
FI (3件)：
H02M7/06 N
, H02M7/12 P
, H02M7/12 Q
5H006AA02
, 5H006AA05
, 5H006CA02
, 5H006CA07
, 5H006CB01
, 5H006CB08
, 5H006CC08
, 5H006DB01
, 5H006DC05
, 5H006GA02
