特許
J-GLOBAL ID：200903029709883961
配線形成法
発明者：
出願人/特許権者：
代理人 (1件)：
伊沢 敏昭
公報種別：公開公報
出願番号（国際出願番号）：特願平6-335745
公開番号（公開出願番号）：特開平8-181141
出願日： 1994年12月21日
公開日（公表日）： 1996年07月12日
要約：
【要約】【目的】 平坦な配線を簡単に形成する。【構成】 半導体基板10の表面を覆う絶縁膜12に接続孔及び配線溝を設けた後、基板上面にAl等の第1の導電材層を形成し、該導電材層にCMP(化学機械研磨)処理を施して該導電材層の一部14Aを接続孔及び配線溝の内部に残存させる。そして、基板上面にW等の第2の導電材層を形成した後、該導電材層にCMP処理を施して該導電材層の一部16Aを接続孔及び配線溝の内部に残存させる。この結果、残存部14A,16Aからなる平坦な配線を簡単に得ることができる。この方法は、多層配線形成にも応用可能である。
請求項（抜粋）：
基板の表面を覆う絶縁膜に所望の配線パターンに従って配線溝を形成する工程と、前記絶縁膜の上に前記配線溝を覆って第1の導電材層を形成する工程と、前記絶縁膜が露呈されるまで前記第1の導電材層を研磨して該導電材層の一部を前記配線溝の内部に残存させる工程と、前記絶縁膜の上に前記第1の導電材層の残存部及び前記配線溝を覆って第2の導電材層を前記配線溝内で前記絶縁膜の表面レベルより厚くなるように形成する工程と、前記絶縁膜が露呈されるまで前記第2の導電材層を研磨して該導電材層の一部を前記配線溝の内部に残存させる工程とを含み、前記第1の導電材層の残存部と前記第2の導電材層の残存部との積層を配線層として用いることを特徴とする配線形成法。
FI (2件)：
H01L 21/88 K
, H01L 21/88 R
