特許
J-GLOBAL ID：200903029715203581
カウンタ回路
発明者：
出願人/特許権者：
代理人 (1件)：
岡田 敬
公報種別：公開公報
出願番号（国際出願番号）：特願平6-007719
公開番号（公開出願番号）：特開平7-219480
出願日： 1994年01月27日
公開日（公表日）： 1995年08月18日
要約：
【要約】【目的】 カウンタ回路にリセット機能を付加する。【構成】 カウンタ11がコンパレータ15と共に同一の半導体基板10上に集積化される。カウンタ11は、クロック入力12端子から入力されるクロックでカウント動作し、コンパレータ15の比較出力によってリセットされる。カウンタ11のキャリー信号が出力端子13からスタートパルスとして出力され、コンパレータ15の比較出力が出力端子18からリセットパルスとして出力される。
請求項（抜粋）：
与えられるクロックパルスの立ち上がりあるいは立ち下がりのタイミングに応答し、一定の周期でカウント動作を繰り返すカウント手段と、取り込んだ電圧を所定の基準電圧と比較し、その比較結果に従って上記カウント手段をリセットする比較手段と、を備えたことを特徴とするカウンタ回路。
IPC (5件)：
G09G 3/36
, G02F 1/133 505
, G09G 3/20
, H03K 21/38
, H04N 5/66 102
