特許
J-GLOBAL ID：200903029717398380
半導体装置
発明者：
出願人/特許権者：
代理人 (1件)：
松本 眞吉
公報種別：公開公報
出願番号（国際出願番号）：特願平7-240321
公開番号（公開出願番号）：特開平9-083338
出願日： 1995年09月19日
公開日（公表日）： 1997年03月28日
要約：
【要約】【課題】簡単な構成で電源供給線の電位変動を低減する。【解決手段】半導体チップ上のI/Oバッファ回路内の出力バッファ回路20の出力端と、負のバックバイアス電位が印加されるpウエルの間に、pMOSトランジスタ40が接続され、出力バッファ回路20のnMOSトランジスタ22のゲートに供給される信号の立ち上がりが立ち上がり検出回路50で検出されて、出力バッファ回路20の出力が低レベルに遷移する際にpMOSトランジスタ40が短時間オンにされる。
請求項（抜粋）：
駆動能力を増幅するためのバッファ回路を備えた半導体装置において、該バッファ回路は、第1電源供給線と該第1電源供給線より電位が低い第2電源供給線との間に接続されており、該バッファ回路の出力端と、該第2電源供給線より電位が低くCMISトランジスタのnウエルとpウエルとの間に逆電圧を印加するための第3電源供給線との間に接続されたスイッチ素子と、該バッファ回路の入力信号レベルの1方向変化に応答して該バッファ回路の出力が高レベルから該第2電源供給線の電位に略等しい低レベルへ遷移するときに、該1方向変化を検出して該スイッチ素子の制御入力端に、該バッファ回路の出力端の電位が該第2電源供給線の電位より低くならない期間だけオンにするためのパルスを供給するエッジ検出回路とを有することを特徴とする半導体装置。
IPC (6件)：
H03K 19/0175
, H01L 27/04
, H01L 21/822
, H01L 21/8238
, H01L 27/092
, H03K 17/16
H03K 19/00 101 F
, H03K 17/16 H
, H01L 27/04 E
, H01L 27/08 321 L
